Система передачи дискретной информации

 

Изобретение относится к радиотехнике . Увеличивается объем передаваемой информации. Система на передающей стороне содержит источник дискретной информации, блок синхронизации , формирователь (Ф) синхросигнала кодовых групп,Ф синхросигнала линейных посылок, 1-и сумматор, преобразователь основания кода. Вновь введены блок стробирования, источник сигналов служебной связи, 2-й сумматор, фильтр верхних частот, блок сдвига, частотный модулятор, последовательный регистр, инвертор, два счетчика, блок памяти, параллельный регистр и блок запрета. На приемной стороне система содержит приемник (П) дискретной информации, Ф двоичного сигнала, блок восстановле-, ния границ информационных посылок, ЗТ1Ч, преобразователь основания сигнала , 1-й решающий блок, блок восстановления границ линейных посыпок, блок восстановления границ кодовых групп, регистратор ошибок, состоящий из счетчика и блока индикации. Вновь введены блок контроля, корреляционный П, состоящий из двух перемножителей , управляемого фазовращателя, Ф сигнала ошибки, элемента задержки, с € двух интеграторов, двух фильтров (Л нижних частот, двух фазовращателей и блока селекции,П сигналов служебной связи, и последовательно соединенные 2-й решающий 6noKji декодер. Преобразование двоичного основания в четвертичное осуществляется в соответствии с таблицей, приведенной в описании изобретения, 1 з.п. ф-лы. 2 ил., 1 табл.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„.SU 126274) (51) 4 Н 04 L 5/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

М А BTOPCH0MV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3877936/24-09 (22) 01.04.85 (46) 07.10.86. Бюл. У 37 (72) И.M.Êîòèêîâ, Б.Ш.Кордонский, Э.А.Вайс, В.Э.Черный и И.В.Мягков (53) 621.394.6(088 ° 8) (56) Авторское свидетельство СССР

У 818026, кл. H 04 L 5/00, 1976. (54) СИСТЕМА ПЕРЕДАЧИ ДИСКРЕТНОЙ

ИНФОРМАЦИИ (57) Изобретение относится к радиотехнике. Увеличивается объем передаваемой информации. Система на передающей стороне содержит источник дискретной информации, блок синхронизации, формирователь (Ф) синхросигнала кодовых групп, Ф синхросигнала линейных посылок, 1-й сумматор, преобразователь основания кода. Вновь введены блок стробирования, источник сигналов служебной связи, 2-й сумматор, фильтр верхних частот, блок сдвига, частотный модулятор, последовательный регистр, инвертор, два счетчика, блок памяти, параллельный регистр и блок запрета . На приемной стороне система содержит приемник (П) дискретной информации, Ф двоичного сигнала, блок восстановле-, ния границ информационных посылок, УПЧ, преобразователь основания сигнала, 1-й решающий блок, блок восстановления границ линейных посылок, блок восстановления границ кодовых групп, регистратор ошибок, состоящий из счетчика и блока индикации. Вновь введены блок контроля, корреляционный П, состоящий из двух перемножителей, управляемого фазовращателя, Ф сигнала ошибки, элемента задержки, двух интеграторов, двух фильтров нижних частот, двух фазовращателей и блока селекции,П сигналов служебной связи, и последовательно соединенные 2-й решающий блок и декодер., Преобразование двоичного основания в четвертичное осуществляется в соответствии с таблицей, приведенной в описании изобретения. 1 э.п. ф-лы. 2 ил., 1 табл.!

262741

Изобретение относится к радиотехнике и может использоваться для передачи дискретной информации.

Цель изобретения — увеличение обьема передаваемой информации.

На фиг. 1 представлена структурная электрическая схема передающей стороны системы передачи дискретной информации; на фиг. 2 — структурная электрическая схема приемной стороны системы передачи дискретной информации.

Система передачи дискретной информации содержит на передающей стороне (фиг. 1) источник 1 сигналов служебной связи, источник 2 дискретной информации, блок 3 синхронизации, первый счетчик 4, инвертор 5, формирователь б синхросигнала кодовых групп, формирователь 7 синхросигнала линейных посылок, блок 8 сдвига, последовательный регистр 9, параллельный регистр 10, блок 11 памяти, блок

12 запрета, преобразователь 13 основания кода, второй счетчик 14, частотный модулятор 15, фильтр 16 верхних частот, блок 17 стробирования, первый и второй сумматоры 18 и 19, а на приемной стороне содержит (фиг. 2) приемник 20 сигналов служебной связи, приемник 21 дискретной информации, формирователь 22 двоичного сигнала, блок 23 восстановления границ информационных посылок, усилитель 24 промежуточной частоты, корреляционный приемник 25, состоящий из двух перемножителей 26 и 27, управляемого фазовращателя 28, формирователя 29 сигнала ошибки, элемента задержки 30, двух интеграторов 31 и

32, двух фильтров 33 и 34 нижних частот, двух фазовращателей 35 и 36 и блока 3? селекции, преобразователь

38 основания сигнала, первый и второй решающие блоки 39 и 40, блок 41 восстановления границ линейных посылок, декодер 42, блок 43 восстановления границ кодовых групп, блок 44 контроля, регистратор 45 ошибок, состоящий из счетчика. 46 и блока 47 индикации.

Система передачи дискретной информации работает следующим образом.

Преобразование двоичного основания в четвертичное осуществляется в соответствии со следующей таблицей.

Четвертичные группы

Двоич ная

= -2 ЦС= 0 ЦС =+2 груп5 па

12(0) 12(0) 12(ОЭ

30(O) 02(-2) 000

02(-2)

11(-2)

20 (-2) 001

011 32(+4) 11(-2) 23 {+4) 20 (-2) 010

110

111

13 (+2)

21(0) 13 (+2)

21(0) 03 (O)

21(0) 31 (+2) 31 (+2) 10(-4)

01(-4) 101

100 22(+2) 22(+2) В таблице рядом с каждой четвертичной кодовой группой указано значение цифровой суммы в данной группе, вычисленное как алгебраическая сумма амплитуд импульсов в кодовой группе при условии, что символам 0,1,2 3 кода поставлено в соответствие нормированное напряжение -3, -1, +1, +3.

Над каждой из трех колонок кодовых групп указано значение цифровой суммы на границе кодовых групп, хранящейся в блоке 11 памяти на передающей стороне (фиг ° 1) к моменту поступления следующей двоичной группы, состоящей из трех символов, с выхода источника 2 дискретной информации, синхронизируемого блоком 3 синхронизации, и записываемой в последовательный регистр 9 инверсной двоичной тактовой частотой с выхода инвертора 5. Три символа, записанные в пос45 ледовательном регистре 9, переписываются инверсным кодовым синхросигналом с второго выхода формирователя

6 синхросигнала кодовых групп в па" раллельный регистр 10 и хранятся там в течение времени, равного трем дво-. ичным тактовым интервалам. На вторую группу входоь преобразователя 13 основания кода с выхода блока 11 памяти поступает значение предшествующей цифровой суммы на границе кодовых групп, представленное в двоичном виде, а на первый вход — кодовый синхросигнал с первого выхода форми1262.741 рователя 6, который также подается через формирователь 7 и блок 8 на первый счетчик 4. Причем нуль в кодовом синхросигнале соответствует первому четвертичному символу на выходе преобразователя 13, а единица— второму, и четыре его выхода соответствуют шинам четырех символов О, 1, 2 и 3. Так,если ЦС = -2 (соответствует сигналу 100 на выходе блока 11 0 памяти), то в соответствии с таблицей приходящая двоичная группа, например 011, кодируется группой из левой колонки таблицы в данном случае 32, которая на выходе первого 15 сумматора 18 представляется двумя импульсами с амплитудами +3 +1. Подсчитанная в первом счетчике 4 цифровая сумма (для группы 32 цифровая сумма равна +4) складывается во вто- 20 ром счетчике 14 с предыдущим значением (в нашем примере — 2 +4) и результата +2 (двоичное представле— ние 001) записывается в блок 11 па-, мяти (в случае разрешения с блока 12 25 запрета инверсным кодовым синхросигналом с второго выхода формирователя

6 синхросигнала кодовых групп). Следукицая двоичная группа, например 001, должна кодироваться группой из правой колонки таблицы (в данном случае

02 с цифровой суммой в кодовой группе — 2) и т.д. Таким образам при поступлении сигнала с преобразователя 13 на выходе первого сумматора 18 полу35 чают четырехуровневый балансный сигнал, прошедший через блок 17 стробирования, в энергетическом спектре которого отсутствуют постоянная составляющая, а мошность низкочастотных составляющих незначительна. Поэтому четырехуровневый сигнал на выходе фильтра 16 верхних частот практически не искажается, а мощность помех в канале служебной связи на выходе. 45 второго сумматора 19 пренебрежимо мала. Суммарный сигнал с выхода второго сумматора 19 по команде с источчика 1 поступает на вход частотного модулятора 15 и далее в радиотракт.

На приемной стороне (фиг. 2э) сигнал с выхода усилителя 24 промежуточ.ной частоты поступает на управляемый фазовращатель 28 корреляционного приемника 25, создающий начальный сдвчг 5 фаз между сигналами, приходящими на первый и второй перемножители 26 и

27. После перемножения и интегриро 4 вания в обоих фильтрах 33 и 34 нижних частот на их выходах формируются двоичные сигналы.

Выходы фильтров 33 и 34 нижних частот подключены к входам блока 37 селекции, который вьделяет напряжения квадратурных составляющих, .находящихся в первом или третьем квадрантах сигнала фазоразностной модуляции (ФРИ).

Выбор первого или третьего квадранта определяется тем, что в этих квадрантах знаки квадратурных составляющих одинаковы, что позволит однозначно определить величину и знак сигнала ошибки. Выходы блока 37 селекции соединены с входами интегратора 31 и 32, которые формируют напряжения, подаваемые на формирователь

29, пропорциональные средним значениям напряжений квадратурных состав-" ляющих при передаче сигнала ФРИ в первом или третьем квадрантах.

Сигнал ошибки с выхода формирователя 29 подается на вход управляемого фазовращателя 28, который компенсирует сдвиг фаз, возникающий между поступающими на первый и второй перемножители ?б и 27 напряжениями и, тем самым, исключает уменьшение помехоустойчивости приема вследствие действия нестабильности частоты несущей. Сигналы управления на перемножители 26 и 27 поступают через эле-. мент 30 задержки и фазовращатели 35 и 36. С выходов фильтров 33 и 34 нижних частот сигналы поступают соответственно на первые входы решающих блоков, на вторые входы которых поступает тактовый синхросигнал, вьделенный из сигналов с выходов фильтров

33 и 34 нижних частот в блоке 41 восстановления границ линейных посылок.

Двоичные последовательности с выходов первого и второго решающих блоков 39 и 40 преобразуются в декодере 42 в четыре двоичных последовательности, соответствующие символам О, i 2 и 3 четвертичного основания, которые поступают на соответствующие входы преобразователя 38 основания кода и блока 44 контроля. С выхода блока 44 сигналы, пройдя блоки 43 и 23, пос тупают на другие входы преобразователя 38. На выходе преобразователя 38 формируются два цифровых потока, полученных в результате обратного преобразования четвертичных символов в

1 26 2741 двоичные в соответствии с таблицей.

«Эти два цифровых потока, пройдя фор.мирователь 22, поступают в приемник !

21. Нормальная работа преобразователя 38 основания сигнала обеспечивается двумя импульсными последовательностями, следующими на границах кодовых групп и на границах информационных посылок. Первая из последовательностей создается в блоке 43 10 восстановления границ кодовых групп, а вторая — в блоке 23 восстановления границ информационных посылок. Причем сигналы служебной связи с выхода усилителя 24 поступают в приемник 15

20 сигналов служебной связи.

Под нарушениями правил четвертичного кодирования в коде ЗВ20 (см. таблицу) понимаются превышения граничных значений цифровой суммы (ЦС

= +2 и ЦС = -2), которые возникают при наличии ошибочных символов в принимаемом сигнале. При этом все единичные ошибки в принимаемом сигнале приводят к превышению гранич1ных значений цифровой суммы. Для контроля и регистрации нарушений граничных значений служит регистратор 45. При этом подсчет превышений

ЭО .граничных значений цифровой суммы в счетчике 46 и индикация в блоке 47

Г позволяет контролировать все ошибки, возникающие в принимаемом сигнале. о

Формула из обре те ния

1. Система передачи дискретной информации, содержащая на передающей стороне первый сумматор, источ- .

40 ник дискретной информации и блок синхронизации, выход которого подключен к входу формирователя синхросигнала кодовых групп, первый выход которого подключен к входу формирователя син- хросигнала линейных посылок и к одному входу преобразователя основания кода, а на приемной стороне — усилитель промежуточной частоты, регистратор ошибок и блок восстановления границ линейных посылок, выход которого подключен к управляющему входу первого решающего блока и первому входу блока восстановления границ кодовых групп, выход которого соединен с входом блока восстановления границ информационных посылок и с одним входом преобразователя основания сигнала, другой вход и выходы которого соединены соответственно с выходом блока восстанс вления границ информационных посылок и входами формирователя двоичного сигнала, выход которого подключен к входу приемника дискретной информации, о т л и ч аю щ а я с я тем, что, с целью увеличения объема передаваемой информации, в ней на передающей стороне введены блок стробирования, источник сигна— лов служебной связи, второй сумматор, фильтр верхних частот, блок сдвига, частотный модулятор, последовательный регистр, инвертор, два счетчика, блок памяти, параллельный регистр и блок запрета, выход которого подключен к одному входу блока памяти, другой вход и выходы которого соедииены соответственно с вторым выходом формирователя синхросигнала кодовых групп и с другими входами преобразователя основания кода, выходы которого подключены к одним входам первого счетчика, выходы которого соединены с одними входами второго. счетчика, и к одним входам блока стробирования, выходы которого соединены с входами первого сумматора, выход которого через фильтр верхних частот подключен к первому входу второго сумматора, второй вход и выход которого соединены соответственно с выходом источника сигналов служебной связи и входом частотного модулятора,при этом, выход источника дискретной информации подключен к одному входу последовательного регистра, другой вход и выходы которого соединены сответственно с выходом инвертора, к входу которого подключен выход блока. синхронизации, и с одними входами параллельного регистра, выходы кото" рого подключены к соответствуюшим входам преобразователя основания кода, выходы блока памяти подключены к входам блока запрета и к другим входам второго счетчика, выходы которогс соединены с соответствующими входами блока памяти, а соответствующие входы первого счетчика соединены с выходом блока сдвига и с вторым выходом формирователя синхросигнала линейных посылок, первый выход которого подключен к другому входу блока стробирования и к первому входу блока сдвига, второй вход которого соединен с первым выходом формирователя синхросигнала кодовых групп, второй выход которого

1262741

7 подключен к другому входу параллельного регистра, на приемной стороне введены блок контроля, корреляционный приемник, приемник сигналов служебной связи и последовательно соединен-. ные второй решающий блок и декодер, выходы которого подключены к дополнительным входам преобразователя основания сигнала и к входам блока контроля, выход которого соединен с зходом регистратора ошибок и с вторым входом блока восстановления границ кодовых групп, причем выход усилителя промежуточной частоты подключен к входу приемника сигналов служебной связи и к входу корреляционного приемника, выходы которого соединены с сигнальными входами первого и второго решающих блоков и с входами блока восстановления границ линейных посылок, выход которого подключен ко вто,рому входу;декодера, третий вход, которого соединен с выходом первого решающего блока.

2. Система по п. 1, о т л и ч аю щ а я с я тем, что корреляционный приемник содержит два перемножителя, управляемый фазовращатель, два фильтра нижних частот, элемент задержки, два фазовращателя, два интегратора, формирователь сигнала ошибки и блок селекции, выходы которого через интеграторы подключены к входам формирователя сигнала ошибки, выход которого подключен к управляющему входу управляемого фазовращаt0 теля, сигнальный вход которого соединен с сигнальными входами первого и второго перемножителей, управляющие входы которых соединены соответственно с выходами первого и второго фа3S зовращателей, к входам которых подкл .=чены выход элемента задержки, вход которого соединен с выходом управляемого фазовращателя, сигнальный вход которого является

20 входом корреляционного приемника, выходами которого являются выходы первого и второго фильтров нижних частот, к входам которых подключены соответственно выходы первого и второго перемножителей, выходы фильтров нижних частот соединены с входами блока селекции.

126? 741

Составитель А. Москевич

Техред В.Кадар . Корректор Т. Колб

Редактор А. Сабо

Заказ 5447/59

Тира* 624

Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открьггий

113035, Москва Ж-35, Раушская наб, д. 4/5

Производственно- полиграфическое предприятие, r. Ужгород. ул. Проектная, 4