Устройство для цифровой двумерной свертки
Изобретение относится к вычислительной технике и может быть использовано при обработке двумерных массивов данных большой размерности, например для обработки изображений. Цель изобретения - упрощение устройства . Поставленная цель достигается за счет того, что устройство состоит из N вычислительных блоков, счетчика, дешифратора и элемента НЕ, причем каждый выделительный блок содержит М регистров сдвига, М умножителей, М-входовый сумматор, сумматор, элемент НЕ и два регистра с трехстабиль- СО ными состояниями с соответствующими связями. 3 ил.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
А1 (1% (11) ОПИСАНИЕ ИЗОБРЕТЕНИЯ,:: "
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТЖ (21) 3894704/24-24 (22) 16.05.85 (46) 15.10.86. Бюл. У 38 (71) Ленинградский ордена Трудового
Красного Знамени институт точной механики и оптики (72) С. Е. Донченко, К. И. Кучеренко, Ю. Н. Матвеев и E. Ф. Очин (53) 681.32(088.8) (56) Патент Японии 11 56-35219, кл. G 06 F 15/20, 1981.
Swartzlander Е., Lilbert В., Reed I. Inner Product Computers.
IEEE Fr. on Computers, 1978, vol.
1-37, Ф 1 р. 21-31
@р 4 Н 03 Н 17/06 С 06 F 15/353 (54) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ДВУМЕРНОЙ СВКРТКИ (57) Изобретение относится к вычислительной технике и может быть использовано при обработке двумерных массивов данных большой размерности, например для обработки изображений.
Цель изобретения - упрощение устройства. Поставленная цель достигается .за счет того, что устройство состоит из N вычислительных блоков, счетчика, дешифратора и элемента НЕ, причем каждый вы йслительный блок содержит
М регистров сдвига, М умножителей, М-входовый сумматор, сумматор, .элемент HE и два регистра с трехстабиль- Е ными состояниями с соответствующими связями, 3 иле
С:
1264309
Изобретение относится к вычислительной технике и может быть использовано при обработке двумерных массивов данных большой размерности, например для обработки изображений. 5
Цель изобретения — упрощение устройства, На фиг. 1 и 2 изображена структурная схема устройства с ядром NxM; на фиг, 3 " временные диаграммы работы устройства, Устройство (фиг. 1 и 2) с ядром
NxN состоит из N вычислительных блоков I, в каждый из которых входят М . регистров 2 сдвига, M умножителей 3, М-входовой сумматор 4, состоящий из (М-1) сумматоров 4.1-4.М-I, сумматор
5 результата, регистры 6 и 7 с трехстабильными состояниями, и.элемент
НЕ 8 смещения, счетчика 9, дешифратора 1О и элемента НЕ 11 синхронизации. На фиг. 1 и 2 обозначены также вход 12 задания коэффициентов, вход
13 задания режима, информационные входы 54, вход 15 нулевого кода, информационный выход 16 и тактовый вход 1 7.
Устройство работает следующим образом., 30
Предварительно с помощью управля" ющего сигнала на входе 13 регистры 2 переводятся в состояние ввода и сдвига последовательного кода и в эти регистры через вход 12 загружаются весовые коэффициенты таким образом, что коэффициенты располагаются в,регистрах 2 в следующем порядке: Wll
1 а ы м э 1 кiв 1 в ° ° э We ll»
М-1 ° .н 1>м ° ° ° У ы ° ° ° 40 !
W м, Затем с помощью управляющего сигнала на входе 13 регистры 2 переводятся в состояние приема, информации с входов параллельного кода.
Вычисление свертки входного изображен м ния с ядром NxM S = Е ;> D . п=
N+1, М+1 ()s .1+ш (†-) Ч иллюстрируется
2 2 rl m. временными диаграммами, представлен- 50 ными на фиг. 3, и выполняется посредством параллельного умножения входной строки изображения (М-1>
M-1 М+ l . 55
-(— -1+
2 "1 2
D +(-.— 7 на соответствующие весовые коэффициенты: W«
Ч,,,...,W<, для элемента изображеM-1 ния D, -(-- - ) (первые умножители 3
2 вычислительных блоков 1); М, W H< для элемента изображения D
М+1
-(††(вторые умножители 3 вычис2 лительных блОкОВ 1 ); Wl 4, . °,, для элемента изображения D, 1,1
М-1
-(— — 1 + m-1 (ш-е умножители 3 вычис2 лительных блоков 1); Ч1щ, Ч ц,..., W>< для элемента изображения D«+
1,1
M-1
+(†-) (M-e умножители 3 вычислитель2 ных блоков 1), параллельного суммироМ+1 вания произведений D -(†-)+m
" 1 2 йЯ (m=1 M, n=l М) с образованием частичных сумм S =, П
11
М+1
Yl1 =1
-(— -)+ m W (n=I N) в суммато2 п,m рах 4, увеличения промежуточных значений свертки в регистрах 6 и 7 на и значение частичных сумм S;, сдвига весовых коэффициентов в регистрах 2 на один коэффициент (т.е. на одну строку) при каждом. поступлении новой строки изображения, формирования результата свертки в одном из регистров 7 после обработки каждой строки изображения.
Считывание результата свертки из регистра 7 осуществляется с помощью управляющего сигнапа, поступающего ,на входы управления тристабильными выходными каскадами с соответствующеI
ro выхода дешифратора 10, Этот же управляющий сигнал поступает через элемент НЕ 8 на вход управления тристабильными выходными каскадами регистра 6 и запрещает передачу данных с его выходов на входы сумматора
5, при этом на соответствующих входах сумматора 5 с помощью входа 15 нулевого кода устанавливается нуле-. вой код и тем самым обеспечивается сложение первой частичной суммы новой свертки с нулевым значением, что
Ф можно рассматривать как обнуление предыдущего результата. Цикл счетчика 9 составляет К тактов. Синхрони" зация приема входных данных в умно.жителях 3, синхронизация произведенийв умножителях 3 и синхронизация приема данных в регистрах 6 и 7 осуществляются по переднему фронту импульсов на тактовом входе,17, а прием (сдвиг) весовых коэффициентов в ре1264 гистрах 2 и приращение счетчика 9— по переднему фронту импульсов на выходе элемента НЕ 11 синхронизации, что соответствует заднему фронту импульсов на тактовом входе 17. 5
Формула изобретения
Устройство для цифровой двумерной свертки, содержащее N(N — число строк матрицы коэффициентов) вычислительных блоков, причем i -й (i 1,N) вычислительный блок содержит М умножителей (М вЂ” число столбцов матрицы коэффициентов) и М-входовой сумматор,15 а выход i --го умножителя подключен к
i-му входу М-входового сумматора,. о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит элемент НЕ, дешифратор и 20 счетчик, а i-й вычислительный блок содержит М последовательно соединенных регистров сдвига, сумматор, элемент НЕ, первый и второй регистры с трехстабильными состояниями, причем информационный выход j-ãî (j 1,M) . регистра сдвига подключен к первому входу j-го умножителя, выход М-входового сумматора подключен к первому входу сумматора, выход которого под- ЗО ключен к информационным входам первого и второго регистров с трехстабиль: ными состояниями, тактовые входы которых объединены между собой и с входом синхронизации j I o умножителя Hявляются тактовым входом устройства, выход первого регистра с трехстабильными состояниями подключен к второму входу сумматора и к входу нулевого кода устройства, вход управления ре- 4р жимом первого регистра с трехстабильными состояниями подключен к вы309 4
Ходу элемента НЕ вычислительного блока, вход которого объединен с вхо-дом управления режимом второго регистра с трехстабильными состояниями и подключен к выходу дешифратора, вход которого подключен к информационному выходу счетчика, счетный вход которого объединен с тактовым входом
j-го регистра сдвига i-ro вычислительного блока и подключен к выходу элемента НЕ, вход которого является тактовым входом устройства, а управляющие входы регистров сдвига всех вычислительных блоков объединены и являются входом задания режима устройства, вторые входы j-x умножителей всех вычислительных блоков объединены и являются j-м информационным входом устройства, информационный выход j-го регистра сдвига k-го (k-1, N-1} вычислительного блока подключен к информационному входу j-ro регистра сдвига ф +1)-го вычислительного блока, а информационный выход j-го регистра сдвига N-го вычислительного блока подключен к информационному входу j-го регистра сдвига первого вычислительного блока, вход последовательного занесения информации первого регистра сдвига первого с вычислительного блока является входом задания коэффициентов устройства, выход последовательной выдачи информации М-го регистра сдвига 1-ro (1 =1, N-1) вычислительного блока подключен к входу последовательного занесения информации первого регистра сдвига (1+1)-го вычислительного блока, выходы вторых регистров с трехстабильными состояниями всех вычислительных блоков объединены и являются информационным выходом устройства, I
1264309
1264309
1264309
Состо//ни считаю//а рие. у
Редактор А, Orap
Заказ 5573/56 Тираж 816
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Подписное
Производственно-полиграфическое предприятие, r, Ужгород, ул. Проектная, 4
РхИ 14 синхрони эациа
Прием Ухо нь/х данных
Ю уинояи/пери 3
Формирода ние //ряс дений Р умными те
/7ЯХ Я
Прием данных Ю регистры
Вь/хоа глемен па
11Е- 12 син
«ровики ргзултам юа Й/иРР (Щ- цап
/асти оа
Составитель А. Баранов
Техред Л.олейник Корректор А. Тяско
