Устройство для сопряжения цвм и накопителя информации

 

Изобретение относится к области вычислительной техники, в частности к устройствам для аппаратурной адресации , и может быть использовано в системах обработки данных. Целью изобретения является повышение производительности за счет настройки устройства на различные значения из пространства адресов основной памяти, благодаря чему осуществляется уплотнение информации накопителя. Устройство содержит распределитель импульсов , блок регистров зоны, регистридентификатор , дешифратор адреса, шифратор внешних соединений, блок сравнения кодов, блок селекции адреса , сумматор, реверсивный счетчик, блок ввода-вывода, селектор режима, регистр адреса, дешифратор режима,, регистр режима, накопитель информации . Устройство позволяет осущест (Л вить многопользовательский интерфейс с накопителем информации. 3 kn. с

СО1ОЭ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (зр 4 G 06 F 12/02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

r1O ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ1Й (21) 3905332/24-24 (22) 30.05.85 (46) 23.10.86. Вюл. ¹ 39 (72) Т.В.Правдина (53) 681.3(088.8) (56) Авторское свидетельство СССР № 1096685, кл. G 06 F 13/06, 1983.

Авторское свидетельство СССР по заявке № 3863972, кл. G 06 F 12/02, 1985. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ ЦВМ

И НАКОПИТЕЛЯ ИНФОРМАЦИИ (57) Изобретение относится к области вычислительной техники, в частности к устройствам для аппаратурной адресации, и может быть использовано в системах обработки данных. Целью

„„SU„„1265780 A 1 изобретения является повьппение производительности за счет настройки устройства на различные значения из пространства адресов основной памяти, благодаря чему осуществляется уплот- . нение информации накопителя. Устройство содержит распределитель импульсов, блок регистров зоны, регистридентификатор, дешифратор адреса, шифратор внешних соединений, блок сравнения кодов, блок селекции адреса, сумматор, реверсивный счетчик, блок ввода-вывода, селектор режима, регистр адреса, дешифратор режима, регистр режима, накопитель информа- а ции. Устройство позволяет осуществить нногоионьвоветеньсннй интерфейс (/) с накопителем информации. Э йл.

1265780 2

20 памяти. (m - 1) (log М (ш.

Изобретение относится к цифровой вычислительной технике, в частности к устройствам организации аппаратурной адресации, и может быть использовано при построении систем обработки, данных, основная память которых включает в себя несколько независимых запоминающих устройств отдельных абонентов.

Целью изобретения является повышение производительности устройства за счет его настройки на различные значения из пространства адресов основной памяти, благодаря чему осуществляется уплотнение информации накопителя.

На фиг.1 представлена структурная схема устройства; на фиг.2. — структурная схема блока регистров зоны; на фиг.3 — схема распределителя импульсов и блока управления вводомвыводом.

Устройство содержит (фиг.1) распределитель 1 импульсов, блок 2 регистров зоны, регистр-идентификатор

3, дешифратор 4 адреса, шифратор 5 внешних соединений, блок 6 сравнения кодов, блок 7 селекции адреса, сумматор 8, реверсивный счетчик 9, блок

10 управления вводом-выводом, селектор 11 режима, регистр 12 адреса, дешифратор 13 режима, регистр 14 режима, накопитель 15 информации, адресный выход 16 ЦВМ, вход-выход 17 данных ЦВМ.и выход 18 управления чтением-записью ЦВМ.

Блок 2 регистров зоны (фиг.2) содержит первый 19, второй 20 и третий

21 блоки элементов И, первый 22, второй 23 и третий 24 блоки триггеров и предназначен для приема и хранения кода объема памяти. Количество разря дов регистра зоны равно ш и связано с количеством ячеек накопителя М соотношением

Распределитель 1 импульсов (фиг.3) содержит дешифратор 25, блок 26 элементов И и первый 27 и второй 28 элементы задержки.

Блок 10 (фиг.3) содержит с первого по шестой элементы И 29-34 и элемент ИЛИ 35.

Регистр-идентификатор 3 выполнен набором триггерных регистров и элементов И по количеству абонентов и предназначен для приема кода адреса

55 из блока 10 управления вводом-выводом. Количество разрядов блока соответствует количеству разрядов адреса накопителя 15. Дешифратор 4 адреса и дешифратор 13 режима могут быть выполнены на логических элементах И, НЕ. Дешифратор 4 адреса предназначен для преобразования кода адреса абонента в позиционный сигнал разреше; ния обращения к регистру-идентификатору, а дешифратор 13 режима — для преобразования двоичного кода в позиционный.

Реверсивный счетчик 9 предназначен для фиксации и модификации текущего значения адреса ячейки накопите. ля 15. Количество разрядов реверсивного счетчика 9 соответствует количеству разрядов адреса ЗУ основной

Блок 6 сравнения кодов предназначен для сравнения находящегося на шинах адреса и подаваемого от -шифратора 5 внешних соединений кодов. При совпадении кодов, т.е. при определении, что код абонента находится в поле ходов абонентов памяти, блок сравнения вырабатывает сигнал разрешения работы с данным абонентом.

Селектор 11 режима предназначен для автоматического распределения сиг-налов и выбора либо сигналов с выхода регистра-идентификатора 3, либо с выхопа сумматора 8 для передачи информации в реверсивный счетчик 9

Работа устройства рассчитана на следующие режимы: режим размещения массивов абонентов в памяти (разбиения памяти на зоны}, режим настройки (разрядки регистра-идентифчкатора} и режим доступа к памяти.

В исходном состоянии на выходах регистра 14 режима и реверсивного счетчика 9 установлены логические

"0", регистр 12 хранения адреса находится во включенном состоянии выходов, состояние регистра-идентификатора 3 произвольное.

Цикл работы устройства разбивается на четыре такта, в течение которых происходит запись информации в регистр-идентификатор 3, считывание содержимого регистра-идентификатор 3 и запись в реверсивный счетчик 9, модификация реверсивного счетчика 9,: запись в один из регистров блока 2 регистров зоны по адресу абонента.

На первом такте информационный вход

17 устройства закрыт. Содержимое ре1265780 версивного счетчика 9 записывается в регистр-идентификатор 3. Записанная в регистр-идентификатор 3 информация считывается на втором такте и с его выхода поступает на первый !

5 вход сумматора 8, который производит суммирование данной информации с информацией, поступающей на его второй вход с выхода блока 10.

Так как в исходном состоянии ре- 10 .версивный счетчик 9 находится в состоянии "0", то при обращении первого абонента к устройству информация в сумматоре 8 не меняется и соответствует той информации, которую принима-15 ет устройство с информационного входа 17. В процессе режима размещейия селектор 11 режима настроен на прием и выдачу информации с выхода сумматора 8. На третьем такте содержимое ре-20 версивного счетчика 9 модифицируется на единицу. На четвертом такте информация с выхода блока 10 управления вводом-выводом записывается в один иэ регистров блока 2 регистров зоны 25 по адресу абонента, тем самым устройство определяет зону размещения в памяти информации данного абонента и его начальный адрес.

Для следующего абонента его на- 5п чальный адрес определяется содержимым реверсивного счетчика 9, к которому снова добавляется объем памяти, занимаемый следующим абонентом, передаваемый по информационному входу 17 55 модифицируется на третьем такте и хранится в реверсивном счетчике 9 до обращения следующего абонента к памяти. Таким образом, для каждого абонента устройство определяет занимае- 40 мую им зону памяти.

В процессе режима настройки, если абоненту необходимо обратиться к памяти для записи информации, абонент по своему адресу опрашивает содержи- 45 мое регистра-идентификатора 3.

Цикл работы устройства в режимах настройки и доступа к памяти разбивается на четыре такта, в течение которых происходит соответственно опрос регистра-идентификатора 3, установка очередного адреса памяти, модификация адреса и запись модифицированного адреса в регистр-идентификатор 3.

Режим настройки производится в следующем порядке. В первом такте по входу 17 передается код "Запись в память" или "Считывание из памяти" в блок 10 управления вводом-выводом и на дешифратор 13 режима. При формировании сигнала совпадения по одному из кодов происходит запоминание этого кода в соответствующем разряде ре-. гистра 14 режима, адрес которого определен дешифратором 4 адреса.

При последующем обращении по данному адресу абонента производится saпись в регистр-идентификатор адреса определенной ячейки памяти для данного абонента при считывании информации из памяти, причем установка начального адреса запоминающего устройства может производиться как одним словом, так и двумя или несколькими словами, если количество разрядов для адресации накопителя 15 превышает количество разрядов шины 17 данных устройства. В результате такой загрузки для всех абонентов назначаются различные адреса ячеек памяти системы. При записи информации в память абонент опрашивает содержимое регистра-идентификатора с целью определения адреса ячейки, начиная с которой абоненту разрешается запись информации.

В режиме доступа к памяти вход 17 данных устройства закрыт. При появлении адреса абонента на входе 16 адреса производится считывание физического адреса памяти с регистра-.идентификатора 3 на первом такте обращения абонента к памяти и опрос регистра 3 на первом такте обращения абонента и опрос регистра 14 режима, на следующем такте проводится запись считанного адреса в реверсивный счетчик 9 и регистр 12 адреса, одновременно распредели ель 1 импульсов формирует сигнал "Списывание иэ памяти" при списывании информации или "Запись в память" при записи информации в sanoминающее устройство, начиная со второго такта цикла обращения к устройству переадресации на входе 16 адреса устанавливается адрес, по которому идет обращение.

При записи информации адрес A накопителя проверяется блоком 7 селекции адреса. Если адрес А удовлетворя" ет неравенству

8сас(В + С), где 6 — адрес в блоке 2 регистров эоны;

C — - количество ячеек, задаваемое " кодом регистра 3, 1265780 то распределитель 1 импульсов формирует сигнал "Запись в код и запоминающее устройство производит запись информации, находящейся на входе 17 устройства. Если неравенство 6 5 А а (И + Г ) не выполняется, сигнал

"Запись в память" не формируется и информация в запоминающее устройство не записывается. 10

На третьем такте реверсивный счетчик 9 модифицирует адрес обращения к памяти. Модифицированный адрес на четвертом такте цикла обращения записывается в регистр-идентификатор и, 15 таким образом, производится подготовка ячейки для следующего обращения данного абонента к устройству.

Формула изобретения 20

Устройство для сопряжения ЦВМ и накопителя информации, содержащее регистр-идентификатор, дешифратор адреса, шифратор внешних соединений, 25 блок сравнения кодов, блок селекции адреса, распределитель импульсов, реверсивный счетчик, блок управления вводом-выводом, дешифратор режима, регистр режима, регистр адреса, при- g0 чем адресный выход ЦВМ соединен с входами дешифратора адреса и шифратора внешних соединений, выход дешифратора адреса соединен с входами записи регистра-идентификатора и регист- 35 ра режима, информационный вход регистра режима соединен с выходом дешифратора режима, вход которого соединен с информационным выходом блока управления вводом-выводом, выход шиф-40 раюра внешних соединений соединен с первым входом блока сравнения кодов, второй вход которого соединен с выходом адреса ЦВИ, выход регистра-идентификатора соединен с информационным 5 входом блока селекции адреса, информационный вход регистра-идентификатоI ра соединен с выходом данных блока управления вводом-выводом, вход режима которого соединен с первым выходом распределителя импульсов, выхоп реверсивного счетчика соединен с информационным входом блока управления вводом-выводом и с входом регистра адреса, выход блока селекции адреса соединен с входом разрешения распределителя импульсов, стробирующий вход которого соединен с выходом,регистра режима, выход управления чтением-записью ЦВМ соединен с синхронизирующим входом распределителя импульсов, второй и третий выходы которого соединены соответственно с входом чтения-записи накопителя информации и со счетным входом реверсивного счетчика, двунаправленный вход-выход данных ЦВМ соединен с двунаправленными входами-выходами данных блока управления вводом-выводом и накопителя информации, выход регистра адреса подключен к адресному входу накопителя информации, о т л и ч а ю щ е е с я тем, что, с целью повышения производительности, в него введены блок регистров зоны, сумматор и селектор режима, причем информационный выход блока управления вводом-выводом подключен к информационному входу блока регистров зоны и к первому входу сумматора, второй вход которого и управляющий вход селектора режима соединены с выходом регистра-идентификатора, выход дешифратора адреса подключен к разрешаыщему входу блока регистров зоны, выход которого соединен с управляющим входом блока селекции адреса, выход блока сравнения кодов соединен с входом разрешения блока управления вводом-выводом, выход сумматора соединен с информационным входом селектора режима, выход которого подключен к информационному входу реверсивного счетчика, 1265780

Составитель С.Бурухин

Редактор И.Николайчук Техред М.Ходанич Корректор Д,Патай

Заказ 5666/47 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4