Устройство для приема сигналов,закодированных с избыточностью

 

Изобретение относится к технике связи и может использоваться дпя помехоустойчивости приема дискретных сигналов. Цель изобретения - повьшение помехоустойчивости приема в каналах с переменными параметрами. Устройство содержит первьпй 2 и второй 3 решающие блоки, детектор 4 качества, формирователь 5 гипотетических сигна

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (И) А2

151) 4 G 08 С 19 28

ОЛИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (61) 915272 (21 ) 3836496/24-24 (22) 02.01 ° 85 (46) 23.10.86. Бюл. № 39 (72) А.В.Товарницкий, В.H.Äðoíoâ, 3 Н.Король, А.К.Курышкин и Е.А,Спасибо (53) 621. 398 (088.8) (56) Авторское свидетельство СССР

¹ 915272, кл. Н 04 L 17/16, Н 04 L 1/10, 1982. (54) УСТРОЙСТВО ДЛЯ ПРИЕМА C>iÃÍÀËÎÂ, ЗАКОДИРОВАННЫХ С ИЗБЫТОЧНОСТЬЮ (57) Изобретение относится к технике связи и может использоваться для помехоустойчивости приема дискретных сигналов. 1(ель изобретения — повышение помехоустойчивости приема в кана. лах с переменными параметрами. Устройство содержит первый 2 и второй 3 решающие блоки, детектор 4 качества, формирователь 5 гипотетических сигна1265827

Если синхронно с поступлением решения об элементе ("1" или "0") сигнал "9" с детектора 4 качества не поступает, то в столбце матрицы памяти формирователя 5 гипотетических сигналов записывается решение, принятое решающим блоком 2. Если же сигнал "9" поступил, элемент, поступающий с блока 2, во внимание не принимается и в столбце матрицы записывается равное количество "0" и "1", в верхней половине строк матрицы — "0", в нижней—

11 1 11

При поступлении следующего сигнала

35 и и

9 на длине того же кодового слова в очередном столбце матрицы эаполняются в каждой из половинок строк разбитой пополам в верхней части строк

"0", а в нижней — "1", и так каждый раз с приходом очередного сигнала "9" на длительности кодового слова, до разрешенного числа стираний К> свялов, блок 6 управления, блок 7 ключей, блок 8 свертки, блок 9 сравнения, дополнительный блок 10 сравнения, интегратор 11, аналоговый элемент 12 памяти, формирователь 13 пороговых уровней, счетчик 14 импульсов. В устройстве производится изменение уровня порога детектора качестИзобретение относится к технике связи, может использоваться для помехоустойчивого приема дискретных сигналов и является усовершенствованием устройства по авт. св. - 915272.

Цель изобретения — повьппение помехоустойчивости приема в каналах с переменными параметрами.

На фиг,1 представлена структурная схема устройства; на фиг.2 — структурная схема блока управления устройс.тва.

Устройство содержит элемент 1 задержки, первый 2 и второй 3 решающие блоки, детектор 4 качества, формирователь 5 гипотетических сигналов, блок 6 управления, блок 7 ключей, блок 8 свертки, блок 9 сравнения, дополнительный блок 10 ключей, интегратор 11, аналоговый элемент 12 памяти, формирователь 13 пороговых уровней и счетчик 14 импульсов.

Блок 6 управления содержит элемент

15 синхронизации, цифроаналоговый преобразователь 16, первый 17 и второй 18 пороговые элементы и ключ 19.

Устройство работает следующим образом.

На вход устройства поступают искаженные помехами двоичные сигналы, уровень которых изменяется в зависимости от коэффициента передачи канала связи. Первый решающий блок 2 принимает решение по каждому элементу с задержкой на один такт рабочей часто.ты дискретного канала связи t и оши бается тем чаще, чем интенсивней помехи в канале связи и чем меньше его коэффициент передачи. Одновременно с работой решающего блока 2 детектор 4 качества принимает решение о надежности принятия решения блоком 2 по каж5

20 ва в соответствии с изменением параметров канала связи, что позволяет за счет сравнения характеристик некоторого числа наиболее вероятных сообщений уменьшить влияние изменения параметров канала связи на помехоустойчивость приема. Дополнительное к авт. св. У 915272. 1 з.п. ф-лы, 2 ил. дому элементу избыточного кодового слова. В начальный момент времени блок 6 управления по принятой двоичной последовательности специальной конфигурации с выхода решающего блока

2 и сигналам детектора 4 качества определяет границы кодовых слов (цикл), что соответствует появлению на его выходах сигналов определяющих начало и конец обрабатываемых кодовых слов решающим блоком 3, формирователем 5 гипотетических сигналов, блоком 7 ключей и блоком 8 свертки. При недостаточной надежности принимаемого элемента блоком 2 детектора 4 качества выдается сигнал "g" на входформирователя 5 гипотетических сигналов, который формирует в виде строк матрицы гипотетические последовательности следующим образом.

1265827 занного с минимальным кодовым расстоянием d „„„соотношением К в = d „„„ определяющего размер матрицы гипоте)тически1с последовательностей размера пх 2 . 5

Фор мир о в ат ель 5 пр ив одит сформир ованные последовательности к виду канальных сигналов S*(t), имеющих место на входе устройства. Полученные таким с образом гипотетические сигналы S*(t) 10

< с выхода формирователя 5 одновременно с выходным сигна),ом y(t) = p(t) х х Я (t) + n(t) элемента 1 задержки поступают на блок 8 свертки, где осуществляется их свертка "в целом" на 15 длине кодовой комбинации. Результаты сверток поступают в блок 9 сравнения, где входу с максимальным результатом свертки на выходе в соответствии ставится выходной сигнал "1", разре- 20 шающий считывание в соответствующей строке матрицы формирователя 5 последовательности во второй решающий блок 3.

Выход детектора 4 качества соеди- 2 нен также с входом блока 6 управления, который подсчитывает число сигналов "9" на длительности каждого кодового слова . Если их количество превышает корректирующую способность ис-1р пользуемого для передачи сообщений кода, то блок 6 открывает сигналом с второго выхода первый кгцоч блока 7 ключей, блокируя остальные ключи, и элементы первой строки матрицы памяти<5 поступают в решающий блок 3, решающий в режиме исправления ошибок. В противном случае сигналом "f" с блока 9 сравнения считываются элементы соответствующей строки матрицы памяти, кроме того, этим же сигналом открывается тот ключ дополнительного блока

10 ключей, на другой вход которого поступает сигнал, соответствующий максимальному результату сверток на 4с длине j-ro кодового слова, «еэ

<„.„= ПЕ, + П J п(Е) S;(t) dt, 50

ntS.где Е = J S;(t) S*(t) dt.

Сигналы максимальных результатов свертки с выхода дополнительного бло- ка 10 ключей поступают на вход интегратора 11, где накапливаются на длительности кодовых слов, равной интервалу локальной стационарности канала связи, на которой коэАфициент (<(е) остаегся неизменным, т.е. V(t)

= д, а затем записывается в элемент

12 памяти, где хранится в течение последующего интервала накопления в виде

0 6

Z = (=«< Е .+. мокс ее<

<)ЕЭ п(Е)Б; (t) dtj = ПЕЕ = дГпЕ

Р1пЧ2 t e

Я

- 2

По данному сигналу Аормирователь

13 вырабатывает два пороговых сигнала детектора 4 качества

Vr. <)< 1 2Z и

m, щ2 týпУ

Ъгс-<<)< 1 2 ш(э ° и У

Формула изобретения

1. Устройство для приема сигналов, закодированных с избыточностью по авт. св. У 915272, о т л и ч а ю щ ее с я тем, что, с целью повышения помехоустойчивости приема, в устройство введены счетчик импульсов, дополнительный блок ключей, интегратор, аналоговый элемент памяти и формирователь пороговых уровней, выход решающего блока соединен с вторым входом блока управления, первый выход котогде m < и m< — постоянные коэАфициенты, необходимые для обеспечения нормальной работы пороговых схем детектора 4.

Интервал накопления интегратора 11 и интервал хранения элемента 12 памяти зацается сигналом переполнения счетчика 14, появляющегося после обработки каждого -ro кодового слова.

В случае появления на длине кодового слова числа стираний более чем N< на дополнительном выхода блока 6 управления появляется сигнал " лпрос для канала обратной связи.

Предлагаемое устройство для приема сигналов, закодированных с избыточностью, позволяет в каналах связи с переменными параметрами снизить вероятность появления ошибок на выходе устройства, что для реальных каналов связи обеспечивает выигрыш< в помехоустойчивости по отношению к известному устройству на 1-2 порядка.

1265827

Составитель В.Федотов

Техред В.Кадар Корректор В,Бутяга

Редактор А.Ворович

Заказ 5668/49 Тираж 515 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 рого соединен с третьим входом формирователя гипотетических сигналов и входом счетчика импульсов, выход которого соединен с первыми входами интегратора и аналогового элемента памяти, первые и вторые входы дополнительного блока ключей соединены соответственно с выходами блока свертки и блока сравнения, выход дополнительного блока ключей соединен с вторым входом интегратора, выход интегратора соединен с вторым входом аналогового элемента памяти, выход которого соединен с входом формирователя пороговых сигналов, первый и второй выходы которого соединены соответственно с третьим и четвертым входами детектора качества, третий выход блока угравления является вторым выходом устройства. 20

2. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что блок управления содержит элемент синхронизации, цифроаналоговый преобразователь, пороговые элементы и ключ, выход элемента синхронизации соединен с первыми входами цифроаналогового преобразователя и ключа и является первым выходом блока управления, выход цифроаналогового преобразователя соединен с первыми входами первого и второго пороговых элементов, выход первого порогового элемента соединен с вторым входом ключа, выход которого является вторым выходом блока управления, вьгсод второго порогового элемента — третьим выходом блока управления, входы аналого-цифрового преобразователя и элемента синхронизации являются соответственно первым и вторым входами блока управления, вторые входы первого и вторîro порorовых элементов соединены соответственно с первой и второй шинами опорного напряжения блока управления.