Цифровой интегрирующий вольтметр

 

Изобретение может быть использовано при измерении среднего значения дифференциальной составляющей двух напряжений произвольной формы. Цель изобретения - повышение чувствительности и расширение функциональных вoзмoжнocteй. Устройство содержит управляемые аттенюаторы 1 и 2, ключи 3, 4, 8, 11, 12 и 29, управляемые фазовращатели 5, 6, преобразователь 7 фаза - код, запоминающие блоки 9 и 30, формирователь 10 разностного сигнала, формирователь .13 суммарного сигнала, блоки 14, 15 и 16 сравнения, генератор 17 пилообразного напряжения. Тактовый генератор 18, инвертор 19, логический блок 20, ключевые элементы ,21 и 22, опорный генератор 23, интеграторы 24, 25 и 26, компаратор 27 и отсчетньй блок 28. Введение формирователей 31 и 35 суммарного сигнала, ключей 32 и 33, интегратора 34, формирователя 36 разностного сигнала и образование новых связей между элементами устройства i позволяет использовать для синхронизации тактового генератора 1Q во СЛ всех режимах работы вольтметра суммы входных сигналов и обеспечивает возможность измерения уровней входных сигналов одновременно с измерением их дифференциальной составляющей. 6 ил.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (!9) (И) А1 (5D 4 С О1 R 19 25

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ 13, К ABTOPCKOMY СВИДЯтКЛЬСтВМ (21) 3834043/24-2 1 (22) 02.01.85 (46) 30.10.86. Бюл. Н - 40 (72) А.ЛаКруглов, Ю.В.Леонов, Г.Е.Максимов и А.А.Маслова (53) 621.317.725(088.8) (56) Авторское свидетельство СССР

1!б 974287, кл. С 01 R 19/25, 1981.

Авторское свидетельство СССР

Р .1093984, кл . G О! R 19/25, 1983 . (54) ЦИФРОВОЙ ИНТЕГРИРУЮЩИЙ ВОЛЬТМЕТР (57) Изобретение может быть использовано при измерении среднего значения дифференциальной составляющей двух напряжений произвольной формы.

Цель изобретения — повышение чувствительности и расширение функциональных возможностей. Устройство содержит управляемые аттенюаторы 1 и

2, ключи 3, 4, 8, 11, 12 и 29, управляемые фазовращатели 5, 6, преобразователь 7 фаза — код, запоминающие блоки 9 и 30, формирователь 10 разностного сигнала, формирователь

13 суммарного сигнала, блоки l4 15 и 16 сравнения, генератор 17 пилообразного напряжения. Тактовый генератор 18, инвертор 19, логический блок

20, ключевые элементы 21 и 22, опорный генератор 23, интеграторы 24, 25 и 26, компаратор 27 и отсчетный блок

28. Введение формирователей 31 и 35 суммарного сигнала, ключей 32 и 33, интегратора 34, формирователя 36 разностного сигнала и образование новых связей между элементами устройства позволяет использовать для синхрони- @ валин тактового генератора !Ц во всех режимах работы вольтметра суммы входных сигналов и обеспечивает вовможность измерения уровней входных сигналов одновременно с измерением их дифференциальной составляющей.

6 ил.

1267272

Изобретение относится к электроизмерительной технике и предназначено для измерения среднего значения дифференциальной составляющей двух напряжений произвольной формы.

Цель изобретения — повышение чувствительности и расширение функциональных воэможностей в результате использования для синхронизации тактового генератора во всех режимах работы вольтметра суммы входных сигналов и обеспечения возможности измерения уровней входных сигналов одновременно с измерением их дифференциальной составляющей.

На фиг.1 приведена функциональная схема цифрового интегрирующего вольтметра; на фиг.2 — функциональная схема логического блока; на фиг.3 и 4 — функциональные схемы пер. ваго и второго ключевых элементов; на фиг.5 — временные диаграммы работы тактового генератора; на фиг.6 временные диаграммы работы вольтметра.

Вольтметр содержит первый 1 и второй 2 управляемые аттенюаторы, первый

3 и второй 4 ключи, первый 5 и второй

6 управляемые фаэовращатели, преобразователь 7 фаза — код, третий ключ 8, первый запоминающий блок 9, первый формирователь 10 разностного сигнала, четвертый 11 и пятый 12 ключи, первый формирователь 13 суммарного сигнала, первый 14, второй 15 и третий 16 блоки сравнения, генератор 17 пилообразного напряжения, тактовый генератор

18, инвертор 19, .логический блок. 20, первый 21 и второй 22 ключевые элементы, опорный генератор 23, первый

24, второй 25 и третий 26 интеграторы, компаратор 27, отсчетный блок 28, шестой ключ 29, второй запоминающий . блок 30, второй формирователь 31 суммарного сигнала, седьмой 32 и восьмой 33. ключи, четвертый интегратор

34, третий формирователь 35 суммарного сигнала и второй формирователь

36 разностного сигнала.

Сигнальный вход первого управляемого аттенюатора 1 соединен с шиной первого входного сигнала, сигнальный вход второго управляемого аттенюатора 2 через первый ключ 3 подключен к сигнальному входу первого управляемого аттенюатора 1 и через второй ключ 4 к шине второго входного сигнала, выход первого управляемого .ат5

45 тенюатора 1 соединен с сигнальным входом первого управляемого фаэовращателя 5 и первым входом преобразователя 7 фаза — код, выход второго управляемого аттенюатора 2 — с сигнальным входом второго управляемого фаэовращателя 6 и вторым входом преобразователя 7 фаза — код, выход которого через последовательно соединенные третий ключ 8 и первый запоминающий блок 9 подключен к управляю— щим входам первого и второго управляемых фаэовращателей 5 и 6, выход первого управляемого фаэовращателя 5 подсоединен к первому входу первого формирователя 10 раэностного сигнала и через четвертый ключ 11 — к первому входу первого формирователя 13 суммарного сигнала, выход второго управляемого фазовращателя 6 соединен с вторым входом первого формирователя

13 суммарного сигнала и через пятый ключ 12 с вторым входом первого формирователя 10 разностного сигнала, вторые входы четвертого и пятого ключей 11 и 12 подключены к общей шине, выход первого формирователя 10 разностного сигнала соединен с первыми входами блоков 14 и 15 сравнения, второй вход первого блока 14 сравнения подсоединен к первому входу третьего блока 16 сравнения, выходу генератора 1? пилообразного напряжения, первому выходу тактового генератора 18 и через инвертор 19 к вторым входам блоков 15 и Iб сравнения и второму входу тактового генератора

18, выход первого формирователя 13 суммарного сигнала подключен к тре— тьему входу тактового генератора 18, прямые выходы блоков 14-16 сравнения соединены соотвественно с первым, вторым и третьим входами логического блока 20, а их инверсные выходы — с четвертым, пятым и шестым входами логического блока 20, седьмой, восьмой, девятый и десятый входы которого подключены соответственно к первому, второму, третьему и четвертому вы50 ходам тактового генератора 18, пятый выход которого соединен с входом запуска генератора 17 пилообразного напряжения, первый и второй выходы логического блока 20 подключены к

55 первому и второму управляющим входам первого ключевого элемента 21, а третий и четвертый выходы логического блока 20 — к первому и второму управ =

Введением кода (9) в запоминающий блок 9 через ключ 8 завершается этап предварительной коррекции амплитудной и фазовой неидентичности каналов.

Перед выполнением второго этапа— точной коррекции амплитудной неидентичности каналов второй вход формирователя 1О через ключ 12 подключается к выходу фазовращателя 6,- а первый вход преобразователя 13 через ключ

11 — к выходу первого фазовращателя

5. Первый вход интегратора 25 и вход интегратора 24 через ключ 42 подключается к выходу ключа 46, а второй вход интегратора 25 и вход интегратора 26 через ключ 50 — к выходу ключа 48, ключи 8-29 разомкнуты, ключи 3,4 и 33 сохраняют предыдущее положение.

Если пренебречь погрешностью коррекции неидентичности фазовых харак теристик каналов, то после подачи сигналов (3) и (4) на входы аттенюаторов 1 и 2 на выходах формирователей 10 и 13 образуются суммарный и раэностный сигналы:

0 (t) = + 2ьК К У, sinyt;р

U,(t) = 2 К„Y, s inst, (10) (11) где g k — погрешность предварительной коррекции амплитудной неидентичности е каналов;

К вЂ” коэффициент передачи первого формирователя 10 Разностного сиг9 12 чеством разрядов матрицы R -- 2R, может быть выбрано достаточно малым, а частоту тактовых импульслв опорного генератора 23 выбирать исходя из быстродействия элементной базы, на которой выполнен вольтметр, то точность коррекции определяется в основном уровнем сигналов, на выходе формирователей 10 и 13.

Возможность повышения коэффициентов передачи формирователей 10 и

13 с целью увеличения уровня выходного сигнала, ограничена динамическим диапазоном входных сигналов и необходимостью работы формирователей в линейном режиме.

Преобразователь 7 фаза — код фиксирует на выходе цифровой отсчет, пропорциональный фазавому сдвигу

h(f> вносимому неидентичностью каналов:

67272 10

5 !

О

35 нала (при использовании интегральных операционных усилителей он может быть достаточно большим).

При этом используется способность операционных усилителей ослаблять синфазный сигнал и выделять его дифференциальную составляющую.

Сигналы (10) и (11) поступают на входы блоков 14 и 15 сравнения и на входы тактового генератора 18.

Далее цикл изменения аналогичен описанному. При этом сигнал Vt на фиг.бо соответствует напряжению

U (t), сигнал У, изображенный на фиг.6S сплошной линией, — напряжению U (t) при U (t) > О, а сигнал V, показанный штриховой линией, — напряжению g () при 0 (t) iО.

В результате при ц (t) > О импульсы, показанные на фиг.б 5,е, образуются на прямых выходах блоков 14 и

15 сравнения, при U (t) < О напряжение, показанное на фиг.б, образуется на выходе блока 15 сравнения, а показанное на фиг.б » — на выходе блока 14 сравнения.

Блок 16 сравнения из прямого и инвертированного пилообразного напряжений формирует прямоугольные импульсы (фиг.б ).

На выходах тактового генератора

18 образуются прямоугольные импульсы, показанные на фиг.áe,а, а на

:выходах элементов 39 и 40 — импульсы, показанные на фиг.би, м. При

>U(t) > О напряжение на выходе логического элемента 37 соответствует напряжению, представленному на фиг.бц, а на выходе элемента 38 на фиг.б ». При U (с) О (показан на фиг.65 штриховой линией) напряже" ние в соответствии с фиг.б ц образуется на выходе элемента 38, а в соответствии с фиг. 6 к — на выходе элемента 37.

При U (t) ),О импульсы фиг.бц совпадают по времени с импульсами фиг.áh, а импульсы 6K — с импульсами фиг.б м на входе логического элемента 42, на его выходе образуется напряжение фиг.бн. На выходе логического элемента 43 при этом постоянно присутствует нулевой уровень.

При 0 (t) О временное совпадение импульсов происходит на .входах логического элемента 43, сигнал фиг.б ц появляется на его выходе, а на выхо1267272

10 (6) и =K К„Ч, 7

1 = 1, -kv N — коэффициент передачи второго аттенюатора 2;

ko — коэффициент передачи аттенюаторов при N = 0; коэффициент пропорциональности

j(N = N + N» — цифровой код на выходе запоминающего блока 30 после коррекции амплитуднофазовых характеристик каналов;

f(N, N — цифровые коды, вводимые во второй запоминающий блок 30 после первого и второго этапов коррекции. 15

Коэффициенты передачи К, и K зависящие от К, и K „, первоначально выбираются исходя из динамического диапазона входных сигналов и обеспечения линейного режима каскадов 20 устройства.

Цикл измерений задается тактовым генератором 18. Входным сигналом является переменное напряжение, образованное вторым формирователем 31 сум- 25 марного сигнала и представляющее собой сумму напряжений (3) и (4) . Ha пятом выходе тактового генератора 18 образуются импульсы запуска (фиг.6 a) генератора 17 опорного пилообразного 30 напряжения . Прямое опорное пилообразное напряжение V подается на входы блоков 14 и 16 и на первый вход тактового генератора 18, а инвертированное У, (фиг.ЬЯ) — на входы блоков

15 и 16 сравнения и на второй вход тактового генератора 18.

Напряжение (3) подаетея на сигнальные входы блоков 14 и 15 сравнения, а напряжение (4) — на третий вход тактового генератора 18. Для данного режима работы напряжению (3) соответствует сигнал V (фиг.бо), а напряжению (4) — сигнал Yz, в данном случае фазовый сдвиг роли не играет 45 и на фиг.бо он равен нулю.

На прямых и инверсных выходах блоков 14 и 15 сравнения и на первом, втором, третьем и четвертом выходах генератора 18 образуются прямоугольные импульсы, когда напряжения U ",(t), О (t), 0 (t), О, (t) больше или меньше значения пилообразного напряжения.

На фиг. 6, показаны напряжения на прямых выходах блоков 14 и 15 сравне-55 ния, а на фиг.68,a — на первом и третьем выходах тактового генератора 18.

Третий блок 16 сравнения иэ прямого и инвертированного пилообразного напряжений формирует прямоугольные импульсы (фиг.6)).

Сигналы с выходов блоков 14-16 сравнения и тактового генератора 18 поступают на входы элементов 37-40, в результате чего выходное напряжение элемента 37 имеет вид, показанный на фиг.60, выходное напряжение элемента 38 — вид на фиг.6, выходное напряжение элемента 39 — вид на фиг.бр, выходное напряжение элемента 40 — вид на фиг.Ьм.

Напряжения, показанные на фиг.áu, через элемент 41 воздействуют на управляющий вход ключа 45, а сигналы, показанные на фиг.б,м, через эле" мент 44 — на управляющий вход ключа

49. При этом выход опорного генератора 23 через ключи 45 и 47 подключается к первому входу интегратора

25 и входу интегратора 24, а через ключи

49 и 50 — к второму входу интегратора 25 и входу интегратора 26. В ре-. зультате интеграторы 24 и 26 фиксируют числа: й, =K,K„, (5) а с выхода второго интегратора 25 снимается цифровой отсчет

К = и, — N = -кч! (K,-К2), (7) ! причем знак числа определяется выходным сигналом компаратора 27 в зависимости от того, какое иэ чисел (N или М2) больше.

Через замкнутый ключ 29 код (7) вводится в запоминающий блок 30, воэ действуя на аттенюаторы 1 и 2 таким образом, что

N = ди = 2.дК к„Ч, (8) где д Й вЂ” цифровой отсчет на выходе второго интегратора 25, обусловленный погрешностью коррекции неидентичности коэффициента передачи трактов d К .

Пределом точности коррекции в данном случае является приращение напряжения дK Y на выходе формирователей 10 и 13, приходящиеся на шаг квантования.

Если считать, что приращение коэффициентов передачи д К аттенюаторов

1 и 2, определяемое, например, коли40

3 12672 ляющим входам второго ключевого элемента 22, сигнальные входы ключевых элементов 21 и 22 подключены к выходу опорного генератора 23, выход первого ключевого элемента 21 подключен к входу первого интегратора 24 и первому входу второго интегратора

25, выход второго ключевого элемента

22 — к входу третьего интегратора 26 и второму входу второго интегратора 10

25, выходы интеграторов 24 и 26 через компаратор 27 соединены с управляющим входом второго интегратора 25, выходом соединенного с первым входом отсчетного блока 28 и через последо- 15 вательно соединенные шестой ключ 29 и второй запоминающий блок 30 — с управляющими входами первого и второго управляемых аттенюаторов 1 и 2, управляющие входы ключей 3, 4, 8, 11, 20

12 и 29 и третьи управляющие входы ключевых элементов 21 и 22 соедине— ны соответственно с. шестым, седьмым, восьмым, девятым, десятым, одиннадцатым, двенадцатым и тринадцатым вы- 25 ходами тактового генератора 18, пер. вый и второй входы второго формирователя 31 суммарного сигнала соеди- . нены соответственно с выходами управляемых фазовращателей 5 и 6, à его 50 выход — с четвертым входом тактового генератора, управляющий вход седьмого ключа 32 подключен к четвертому выходу логического блока 20, сигнальный вход седьмого ключа 32 — к выходу

35 опорного генератора 23, а выход седь мого ключа 32 через восьмой ключ

33 — к входу четвертого интегратора

34, выход которого соединен с первыми входами третьего формирователя 35 суммарного сигнала и второго формирователя 36 разностного сигнала, вторые входы которых соединены с выходом второго интегратора 25, а выходы — с вторым и третьим входами отсчетного блока 28, управляющий вход

45 восьмого ключа 33 подключен к четырнадцатому выходу тактового генератрра 18.

Логический блок 20 содержит первый

37 — восьмой 44 логические элементы, первый и второй входы логических элементов 37-40 являются соответственно первым и четвертым, вторым и пятым, седьмым и восьмым, девятым и десятым входами логического блока 20, а их третьи и четвертые входы являются соответственно третьим и шестым входами логического блока 20, выходы

72

4 логических элементов 37 и 38 соответственно соединены с первыми и вторыми входами логических элементов

4 1-43, выход логического элемента

39 соединен с третьими входами логических элементов 42 и 43 и первым входом логического элемента 44, выход логического элемента 40 соединен с четвертыми входами логических элементов 42 и 43 и вторым входом логического элемента 44, выходы логических элементов 41-44 являются соответственно первым, вторым, третьим и четвертым выходами логического блока 20.

Первый ключевой элемент 21 образуют девятый 45, десятый 46 и одиннадцатый 47 ключи сигнальные входы ключей 45 и 46 являются сигнальным входом первого ключевого элемента 21, управляющие входы ключей 45-47 явля- ются соответственно первым, вторым и третьим управляющими входами ключевого элемента 21, выходы ключей 45 и 46 соединены с входами ключа 47, выход которого является выходом ключевого элемента 21.

Второй ключевой элемент 22 содержит двенадцатый 48, тринадцатый 49 и четырнадцатый 50 ключи, сигнальные входы ключей 48 и 49 являются сигнальным входом ключевого элемента 22, управляющие входы ключей 48 — 50 — со-. ответственно первым, вторыми третьим управляющими входами ключевого элемента 22, выходы ключей 48 и 49 соединены с входами ключа 50, выход которого является выходом ключевого элемента 22.

Вольтметр работает следующим образом.

Вольтметр может работать в следующих режимах.

1. В режиме автоматической коррекции неидентичности амплитуднофазовых характеристик каналов;

2. В режиме автоматической компенсации фазового сдвига между входными сигналами;

3. В режиме измерения дифференциальной составляющей входных напряжений.

Управление указанными режимами осуществляется при помощи ключей

3 ° 4, 8, 11, 12, 29 и 33 и ключевых элементов 21 и 22.

В каждом иэ перечисленных режимов возможно осуществление соответствую1267272

U,(t) = У, singt; (4) 5 щей комбинации напряжений, подаваемых на управляющие входы ключей и ключевых элементов от тактового генератора 18 и обеспечивающих необхо-. димое их состояние по заданной прог5 рамме.

Диаграмма работы тактового генератора 18 показана на фиг.5; Наличие положительного напряжения на выходах (с шестого по четырнадцатый) тактового генератора 18 соответствует открытому состоянию ключей 3, 4, 8;

11, 29 и 33 и образованию связи меж. ду входом ключа 45 и входами интеграторов 24 и 25 через ключ 4/ и между выходом ключа 49 и входами интеграторов 25, 26 через ключ 50.

При отсутствии, напряжения на выходах тактового генератора 18 ключи

3, 4, 8, 11, 12, 29 и 33 закрыты, связи между выходом ключа 45 и входами интеграторов 24 и 25, выходом ключа 49 и входами интеграторов 25 и

26, выходом ключа 32 и входом интегратора 34 разорваны, при этом образуются связи между выходом ключа 46 и входами интеграторов 24 и 25 через ключ 47 и выходом ключа 48 и вхоцами интеграторов 25 и 26 через ключ 50.

Первый режим является вспомогательным, осуществляющим автоматичес— кую коррекцию неидентичности коэффициентов передачи трактов: вход первого аттенюатора 1 — выход ключа 47 и вход второго аттенюатора 2 — выход ключа 50, а также автоматическую коррекцию неидентичности амплитуднофазовых характеристик входных трактов устройства.

Во втором режиме осуществляется 4О автоматическая компенсация фазового сдвига между выходными сигналами.

Данный режим также является вспомогательным, обеспечивающим повышение точности измерения среднего значе- 45 ния дифференциальной составляющей входных напряжений. Однако в этом режиме устройство с учетом несушественных изменений может быть использовано как двухканальный вольтметр, позволяющий измерять средние значения входных напряжений, их дифференциаль-, ную составляющую, а также фазовый сдвиг между входными напряжениями, укаэанные измерения могут осуществляться поочередно или при необходимости и при соответствующем выполнении отсчетного устройства одновременно.

Третий режим с учетом коррекции амплитудно †фазов характеристик, осуществленных в двух предыдущих режимах, обеспечивает повышенную точность и помехоустойчивость измерения дифференциальной составляющей входных сигналов.

Первые гармоники сигналов, дифференциальная составляющая которых подлежит измерению, имеет вид:

U,(0 = У sin(at + q ), (2) где У и Y — амплитудные значения сигналов U<(t) и 0 (); — относительный фазовый сдвиг между сигналами; (d = 2iif — круговая частота.

В режиме коррекции амплитуднофазовой неидентичности каналов источник сигнала 0,(t) поступает на вход первого аттенюатора 1 и через первый ключ 3 на вход аттенюатора 2.

Режим коррекции амплитудно-фазо— вых характеристик каналов осуществляется в два этапа.

Перед выполнением первого этапа второй вход формирователя 10 разностного сигнала и первый вход формирователя 13 суммарного сигнала через ключи 11 и 12 подключены к общей шине, первый вход интегратора 25 и вход интегратора 24 через ключ 47 соединен с выходом ключа 45, а второй вход интегратора 25 и вход интегратора

26 через ключ 50 подключен к выходу ключа 49. Ключи 4, 8, 29 и 33 разомкнуты.

Если считать, что в исходном состоянии фазовращатели 5 и 6 не вносят фазового сдвига в сигналы, проходящие через них, коэффициенты передачи фазовращателей 5 и 6 и формирователей 10 и 13 равны единице, а цифровые коды на выходе запоминающих блоков 9 и 30 — нулю, то сигналы на входах преобразователя 7 фаза — код и на выходах формирователей 10 и 13 имеют вид:

О,(t) = К, U,() =К, У, sin t; (3)

U(t) = М Ц,, t) = kzV, sin(ut +Ась), где bg — фазовая неидентичность входных трактов;

k = <, +I(N — коэффициент передачи первого аттенюатора 1;

1! 1 де элемента 42 постоянно присутствует нулевое напряжение. Таким образом, при (1 (t) 0 через ключи 46 и 47 происходит подключение опорного генератора 23 к первому входу интегратора 25 и входу интегратора 24, при U (t) 0 через ключи

48 и 50 — к второму входу интеграто ра 25 и входу интегратора 26.

267272 12 ей (у необходимо измерить каждый из указанных сигналов, предварительное значение их дифференциальной составляющей, то перед исполнением данно5 го этапа формирователи 10 и 13 с помощью ключей 11 и 12 переводятся в режим одновходовых усилителей, а вход отсчетного блока 28 подключается к выходу интегратора 24,26 или 25.

И» =+2 К„ К" К ч (12) (13) 2ак К„° Ч

+аN

dK

K где ЬК

В результате второго этапа коррекции точность коррекции возрастает в K раз.

Перед выполнением второго режима— автоматической компенсации фазового сдвига межде входными сигналами, источник сигнала 0,(t) подключается к входу аттенюатора 1, а источник

U<(t) через второй ключ 4 — к входу второго аттенюатора 2, который одновременно отключается ключом 3 от источника U,(t) °

Перед подачей сигналов U<,(t) и

0 () запоминающий блок 9 устанав— ливается в нулевое состояние; а запоминающий блок 30 хранит коды коррекции предыдущего режима. . После подачи сигналов (1) и (2)

45 на входы устройства преобразователь

7 фаза — код фиксирует на выходе цифровой отсчет, пропорциональный фазовому сдвигу(:

М„=К ц. (14)

Введением кода (14) в запоминающий блок 9 обеспечивается компенсация фазового сдвига и между сигналами, а следовательно, повышается чувствительность измерения дифференциальной составляющей входных сигналов. Если одновременно с указанной компенсациНа выходе второго интегратора 25 фиксируется отсчет:

Знак определяется выходным сигналом компаратора 27.

Введением кода (12) в запоминающий блок 30 через ключ 29 завершается этап точной коррекции амплитудной неидентичности каналов.

В данном случае погрешность коррекции, контролируемая по коду на выходе интегратора 25, может быть записана в виде:

Ключ 33 остается в закрытом состоянии.

Исходя из векторных диаграмм сумм сигналов (1) и (2) находят, что ам-: плитуда суммарного сигнала, поступающего на вход тактового генератора 18

U,-U

0 + "я

Ц

1 2 (15) и, +u„u,-и

1 1

2 2 (16) на выходе формирователя 35 суммарного сигнала и, следовательно, отсчетном блоке 28 появляется сигнал, пропорциональный среднему значению до значений фазового сдвига между сигналами 0,(t) и U,(t), до 90 больше большего значения сигнала, что обеспечивает надежную работу устройства при более низких уровнях одного из сигналов.

После проведения коррекций в предыдущих режимах вольтметр готов к точному измерению дифференциальной составляющей входных сигналов. Для этого формирователи 10 и 13 с помощью ключей 11 и 12 переводятся в режим формирования разностного и суммарного сигналов, запоминающие блоки

30 и 9 хранят коды коррекции амплитудной неидентичности каналов и фазового сдвига между сигналами. Ключи

47 и 50 переводятся в положения второго этапа точной коррекции амплитуд-ной неидентичности каналов, а ключ

33 — в открытое состояние. ,;В результате цикла измерения аналогичного описанному при втором этапе коррекции интегратор 25 фиксирует на своем выходе цифровой отсчет, пропорциональный среднему значению дифференциальной составляющей входных сигналов, несущий информацию и о ее знаке, а интегратор 34 — цифровой отсчет, пропорциональный среднему значению суммы входных сигналов..

Используя выходные коды интеграторов 25 и 34, а также формулы:

)3 12672 напряжения (1), аналогично на выходе формирователя 36 разностного сигнала и отсчетном блоке 28 — сигнал, пропорциональный среднему значению напряжения (2) .

Таким образом, вольтметр обладает повышенной чувствительностью к уров— ням входных сигналов и позволяет одновременно с измерением их дифферен- 10 циальной составляющей измерять уровни обоих сигналов.

Формула и з о б р е т ения

Цифровой интегрирующий вольтметр, содержащий первый и второй управляемые аттенюаторы, сигнальный вхоц первого управляемого аттенюатора соединен с шиной первого входного сигнала, 20 а сигнальный вход второго управляемого аттенюатора через первый ключ соединен с сигнальным входом первого управляемого аттенюатора и через второй ключ — с шиной второго входного сигнала, выход первого управляемого аттенюатора подключен к сигнальному входу первого управляемого фазовращателя и к первому входу преобразователя фаза — код, выход второго 30 управляемого аттенюатора — к сигнальному входу второго управляемого фаэовращателя и к второму. входу преобразователя фаза — код, выход которого через последовательно соединенные третий ключ и первый запоминающий блок соединен с управляющими входами первого и второго управляемых фазовращателей, выход нервого управляемого фазовращателя подключен к пер- 40 вому входу первого формирователя раз- ностного сигнала и через четвертый ключ — к первому входу первого фор. мирователя суммарного сигнала, выход второго управляемого фазовраща- 45 теля соединен с вторым входом первого формирователя суммарного сигнала и через пятый ключ — с вторым входом первого формирователя разностного сигнала, вторые входы четвертого и пятого ключей подключены к общей шине выход первого формирователя разностного сигнала подключен к первым входам первого и второго блоков сравнения, второй вход первого блока сравнения соединен с первым входом третьего блока сравнения, с выходом генератора пилообразного напряжения, с первым входом тактового генератора и через инвертор — с вторыми входами второго и третьего блоков сравнения и вторым входом тактового генератора, выход первого формирователя суммарного сигнала подключен к третьему входу тактового генератора, прямые выходы первого, второго и третьего блоков сравнения соединены соответственно с первым, вторым и третьим входами логического блока, а их инверсные выходы — с четвертым, пятым и шестым входами логического блока, седьмой, восьмой, девятый и десятый входы которого подключены соответственно к первому, второму, третьему и четвертому выходам тактового генератора, пятый выход которого соединен с входом запуска генератора пилообразного напряжения, первый и второй выходы логического блока соответственно подключены к первому и второму управляющим входам первого ключевого элемента, а третий и четвертый выходы логического блока — к первому и второму управляющим входам второго ключевого элемента, сигнальные входы первого и второго ключевых элементов подключены к выходу опорного генератора, выход первого ключевого элемента подключен к входу первого интегратора и первому входу второго интегратора, выход второго ключевого элемента к входу третьего интегратора и второму входу второго интегратора, выходы первого и третьего интеграторов через компаратор соединены с управляющим входом второго интегратора, выходом соединенного с первым входом отсчетного блока, и через поСледовательно соединенные шестой ключ и второй запоминающий блок с управляющими входами первого и второго управляемых аттенюаторов, управляющие входы первого, второго, третьего, четвертого, пятого, шестого ключей и третьи управляющие входы первого и второго ключевых эле. ментов соединены соответственно с шестым, седьмым, восьмым, девятым, десятым, одиннадцатым, двенадцатым и тринадцатым выходами тактового генератора, отличающийся тем, что, с целью повышения чувствительности и расширения функциональных воэможностей, в него введены второй и третий формирователи суммар)5 1267272 16 ного сигнала, второй формирователь ратора, а выход седьмого ключа черазностного сигнала, седьмой и вось- рез восьмой ключ подключен к входу мой ключи и четвертый интегратор, . четвертого интегратора, выход котопричем первый и второй входы второго рого соединен с первыми входами треформирователя суммарного сигнала coe- тьего формирователя суммарного сигдинены соответственно с выходами нала и второго формирователя разностпервого и второго управляемых фазо- ного сигнала, вторые входы которых вращателей, а его выход — с четвер- соединены с выходом второго интегратым входом тактового генератора, уп- тора, а выходы — с первым и третьим равляющий вход седьмого ключа подклю- 10 входами отсчетного блока, при этом чен к четвертому выходу логического управляющий вход восьмого ключа подблока, сигнальный вход седьмого клю- ключен к четырнадцатому выходу такча подключен к выходу опорного гене- тового генератора.

1267272

Рие, Ф

Рвкииаапо„мтичюгай каюеюа ои

magIaea

Рсжии а//т»матид/есной. наюекции

Bwrod1/

P&We

ИЯф РlМЯ

0z<

1 ч ч

e лл д 1 е и д

1 к (п » дд

О П Е1СЛ:

M (Д и

Фиг. 8

Фцг,5

Составитель А.Морозов

Техред Л.Олейник Корректор Л»Пилипенко

Редактор Л.Пчелинская

Заказ 5766/40 Тираж 728 Подпис н ое

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

1 1 3035, Москва Ж-35, Раушская наб ., д . 4 / 5.Производственна-полиграфическое предприятие, г»Ужгород, ул.Проектная, 4