Многоканальный преобразователь интервалов времени в код

 

Изобретение может быть использовано в цифровых измерительных приборах и информационно-измерительннх комплексах. Целью изобретения является повышение надежности и повышение достоверности преобразования. Для достижения цели в многоканальный преобразователь интервалов времени в код введены блок 4 асинхронно-синхронного ввода и селектор 10 ассоциа

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 0 04 Р О/04

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3921596/24-21 (22) 02.07 ° 85 (46) 30.11,86. Бюп. М 44 (71) Институт проблем моделирования в энергетике АН УССР (72) Д. И. Пашко (53) 681.317.77(088.8) (56 ) Авторское свидетель ство СССР

Ь 970306, кл. G 04 F 10/04, 1979.

Авторское свидетельство СССР

М 1034013, кл. G 04 F 10/04, 1982.

SU 273873 А1 (54) МНОГОКАНА31ЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ

ИНТЕРВАЛОВ ВРЕМЕНИ В КОД (57) Изобретение может быть использовано в цифровых измерительных приборах и информационно-измерительных комплексах. Целью изобретения является повышение надежности и повышение достоверности преобразования. Для достижения цели в многоканальный преобразователь интервалов времени в код введены блок 4 асинхронно-синхронного ввода и селектор 10 ассоциа1273873

10 тинной выборки результатов преобразования, а запоминающее устройство 9 выполнено ассоциативным с плавающей адресацией каналов ° Преобразователь также содержит многофазный генератор

5, блок 6 управления, счетчик 7 преИзобретение относится к измерительной технике и может быть использовано в цифровых измерительных приборах, преобразователях аналог— код, информационно-измерительных комплексах.

Цель изобретения — повышение надежности путем упрощения устройства, повышение достоверности результатов преобразования.

На фиг. 1 представлена функциональная схема преобразователя; на фиг. 2 — схема блока асинхронно-синхронного ввода сигналов преобразования на К каналов; на фиг. 3 — схема 15 блока управления; на фиг. 4 — схема селектора ассоциативной выборки результатов преобразования; на фиг. 5— временная диаграмма работы многофаэного генератора; на Аиг. 6 — времен- 20 ная диаграмма работы преобразователя в режиме преобразования интервалов времени в код; на Аиг. 7 — временная диаграмма работы преобразователя в режиме ассоциативной выборки и выво- 25 да результатов преобразования на внешний приемник.

Преобразователь содержит шину 1 многоканального ввода сигналов преобразования, шину 2 управления режимами, шину 3 готовности внешнего приемника, блок 4 асинхронно-синхронного ввода сигналов преобразования на

К каналов, многофазный генератор 5, блок б управления, счетчик 7 преобразования, формирователь 8 адреса, ассоциативное запоминающее устройство (АЗУ) 9 с плавающей адресацией каналов, селектор 10 ассоциативной выборки результатов преобразования, 40 шину 11 вывода кода номера канала, шину 12 вывода результатов преобразования, шину 13 готовности вывода,,образования, формирователь 8 адреса.

Данный преобразователь позволяет повысить эксплуатационную эффективность аппаратуры научных исследований и повысить достоверность получаемых результатов. 7 ил. шину 14 идентификации информации вывода, Входы и выходы элементов схемы пронумерованы сверху вниз в круглых скобках с указанием линий связи в междуэлектродных соединениях в фигурных скобках.

Инна 1 является многоканальным входом преобразователя и первым входом блока 4, состоит (по числу каналов) из К линий связи первого входа (111...К3) блока 4 с внешним источником сигналов преобразования. Первый выход (1 (1...К)) блока 4 содержит К линий связи с вторым входом (2(1.. К))

АЗУ 9 (линии связи предназначены для записи в ячейки памяти признаков сигналов преобразования с выхода блока 4), первый выход (1(1...K)) АЗУ 9 содержит K линий связи с первым входом (1 (1„ .,К„ ) селектора 10 (линии связи предназначены для считывания содержимого тех ячеек памяти, которые предназначены для хранения признаков сигналов преобразования), первый выход (1{1...C)) селектора 10 содержит

G линий связи с входом внешнего приемника информации (линии связи предназначены для вывода кода номера кайала), второй вход (2) блока 4 одной линией связи (предназначенной для управления режимом его работы) соединен с седьмым выходом (7) блока 6 управления, третий вход (3(2, 3, 4, 7) ) содержит четыре линии связи с вторым выходом (2 (2, 3, 4, 7) ) многоАаэного генератора 5 (линии предназначены для тактирования работы блока 4), второй выход блока 4 (2) одной линией связи (предназначенной для идентиАикации признаков сигналов преобразования на первом его выходе) соединен с первым входом (1) блока б

3 1273 управления, третий выход (3) одной линией связи (предназначенной для передачи признака окончания ввода сигналов преобразования по всем каналам) соединен с вторым входом (2) блока 6 управления, третий вход (3) и четвертый вход (4) которого соединены соответственно с шиной 2 и ши- ной 3, пятый вход (5!!...8!) блока 6 управления содержит восемь линий !О связи с первым выходом (1(1...8!) многофаэного генератора 5 (линии связи предназначены для тактирования работы блока 6.управления), шестой вход (6(1, 2)) блока 6 управления со- !5 держит две линии связи с вторым выходом (2 (1, 2j ) селектора 10 (первая из линий связи предназначена для ввода в блок 6 управления признака ассоциативной выборки результатов 20 преобразования ° вторая — для ввода импульса,:.который является признаком окончания выборки результатов преобразования по всем каналам), третий выход (2(1, 22) блока б управления Is содержит две линии связи с первым входом (I (I, 2) ) счетчика 7 преобразования (первая из них предназначена для сброса счетчика, вторая — для ввода счетных импульсов), второй выход (2!1i 2, 3!) блока 6 управления содержит три линии связи с третьим входом (3(1, 2, 3)) АЗУ 9 (предназначенных для управления режимами его работы), первый выход (1(1, 2j) блока

6 управления содержит две линии свявн с первым входом (I (I, 2) ) формирователя 8 адреса (предназначенных для

ex о начальной установки и пошагового сдвига), четвертый выход (4 (1, 2, 3) ) блока 6 управления содержит три линии связи с вторым входом (2(1, 2, 3j ) селектора 10 (предназначенных для начальной установки, пошагового сдвига и сканирования селектора 10), пятый (S} и шестой (6) выходы соединены соответственно с шинами 13 и 14 преобразователя.

Многофазный генератор 5 предназначен для формирования восьми серий 50 синхроимпульсов (фиг. 5а — 3) на восьми равных между собой следующих друг эа другом временных фазах Фl-Ф8, составляющих полный период циклического функционирования генератора. Первый 55 выход-(1 tl...8) ) многофазного .генератора 5 содержит восемь линий связи, каждая из которых имеет номер, совпа873 4 дающий с номером фазы в фигурных скобках. Второй выход (2(2, 3, 4, 7j ) генератора 5 содержит линии ввода синхрониэирующих импульсов второй, третьей, четвертой и седьмой фаз. Генератор с указанным видом функционирования может быть построен на любой из известных схем, в том числе по схеме последовательного соединения задающего генератора, делителя частоты и дешифратора на три двоичных входа и восемь выходов.

Счетчик 7 преобразования предназначен для преобразования интервалов времени в код путем последовательного счета импульсов с известным периодом следования на преобразуемом интервале времени. Счетчик преобразования с числом разрядов N может быть построен с использованием интегральных микросхем типа К155ИЕ5.

Формирователь Я адреса предназначен для задания кодовой последовательности, посредством которой осуществляется последовательная адресация ячеек памяти АЗУ 9 при записи и считывании информации. Формирователь

8 может быть -построен на счетчике последовательного типа с общим коэффициентом пересчета, авным числу каналов К. Вход (1 (1, 21)формирователя адреса 8 предназначен для сброса счетчика и задания на его входе счетных импульсов. Число двоичных разрядов на выходе (1 f1...0у)) равно G где 2 =K.

АЗУ 9 предназначено для записи по входу (2 (!...К)) информации о признаках преобразования и по входу(ф ...И ) результатов преобразования, для хранения, последующей выборки и вывода информации на внешний приемник АЗУ 9 содержит два вида ячеек: ППК вЂ” К-pasрядные ячейки запоминания и хранения признаков преобразования для каждого канала и РП вЂ” N-разрядные ячейки запоминания и хранения результатов преобразования с плавающей .адресацией каналов. Общее количество ячеек РП равно числу каналов К, число разрядов в ячейке равно числу разрядов N счетчика преобразования. АЗУ 9 может быть выполнено на любой иэ известных схем с применением, например, микросхем типа К155РУ2, Блок 4 предназначен для поканального асинхронного ввода сигналов преобразования по входам (!{!j ) ввода сигналов и вывода результатов преобразования. Он содержит триггер эультатов преобразования, триггер 28 смены канала выборки, триггер 29 готонности, триггер 30 идентификации действие с внешними устройствами. Выходы блока 6 управления предназначены: (3(1) ), (3(2)) — для управления сбросом счетчика преобразования и задания на его входе счетных импульсон; (2 (1 ), (2(2)) (2(31) — для управления режимами работы АЗУ 9, причем линия связи (2(? 1) предназначена для стробирования АЗУ 9 при синхронной записи. по одному и тому

Селектор 10 предназначен для поканального считывания из АЗУ 9 по входу (1 (1...К1) одноразрядной индюрма5 1273873 б (1 К-1) ), (1(К) ), поканального синхронного (тактируемого) формирования по нхоцным сигналам признаков преоб- 25 для задания режима преобразова-, разования на выходах (1(1) ),..., ния, триггер 26 начальной установки (1(К-1 ), (11К)), выдачи импульсов 5 и пуска селектора 10, триггер 27 идентификации на выходе (2), выдачи идентификации поканальной выборки репризнака окончания ввода сигналов по нсем каналам на выходе (3). Блок 4 содержит регистровую часть, которая состоит из однотипных по всем кана- 10 информации на выходе преобразователя, лам преобразования ячеек, пронумеро- элементы 31-42 совпадения и элеменнанных.s квадратных скобках от D) ты ИЛИ 43-50, предназначенные для до (К) . Каждая ячейка (на фиг. 2 управления работой триггеров 25-30 см. (1) ) содержит триггер 15-1 — и формирования на выходе блока 6 уп15-К асинхронного ввода, триггер 16 15 равления сигналов, обеспечивающих

1 - 16-К синхронного формирования взаимодействие блоков структурной признака преобразования, элементы схемы преобразователя и его взаимо17-1 — 17-К совпадения, предназначенные для запуска общей для всех каналов синхрониэирующей частоты 20 схемы, собранной на элементах ИЛИ

18 — 20, элементах 21 и 22 совпадения и триггерах 23 и 24. Синхрониэирующая часть схемы предназначена для формирования на выходе элемента 21 совпадения импульсон управления работой триггеров 16-1 — 16-К, для выдачи с выхода триггера 24 идентифи- же адресу признаков преобразования катара признаков преобразования и с в ячейки ППК и результатов преобраныхода элемента 22 совпадения приз- 30 зования н ячейки РП; (2 fl)) — для упнака окончания нвода сигналов преоб- равления считыванием признаков прераэования. Регистровые ячейки имеют образования из ячеек ППК; (2(3) ) по одному автономному входу 1,1... для управления считыванием результаК,l, которые являются входами тов преобразования из ячеек РП; (1(1)), (1Ilj)...(1IK)) блока 4 саответстнен- g5 (1(2)) — для управления установкой но, по дна автономных выхода 1, 2... в начальное состояние и управления

К, 2 и 1, Э...К, 3, первые из кото- пошаговым сдвигом формирователя 8 адрых являются выходами (1 1))...(11 К 1) реса соответственно; (4(2j ), (4(3))— блока 4, а вторые подсоединены к для управления селектором 10 начальвходам элемента ИЛИ 19, ныходы 1, 4... 40 ной установки, пошаговым сдвигом и .

К, 4 предназначены для установки сканированием результатов считывания триггерон регистровых ячеек в исход- признаков преобразования; (5) — для ное состояние, выходы 1, 5...К, 5 вывода готовности; (6) — для вывода для синхронизации формирования приз- идентификатора информации; (7} — для иаков преобразования. Входы (3f2j.), 45 управления доступом сигналов преобра(3Я ), (3Я }, (3(71) блока 4 пред- зования на вход преобразователя. Вхоназначены для тактирования его рабо- ды (1), (2) блока 6 управления предты синхроимпульсами, фаза которых назначены соответственно для ввода указана в обозначениях линий связи импульсов идентификации появления н фигурных скобках. Блок 4 может быть 50 признаков преобразования и признаков построен, в частности, на микросхемах окончания ввоца сигналов преобразовасерии К155. ния; входы (3) и (4) — для задания для тактиронания работы блока 6 упдля задания режимов и осуществления взаимодеистния между отдельными блор анл ения . ками преобразователя, а также для управления взаимодействием между преобразователем и внешними средствами

873 8

7 1273 ции о состоянии ячеек ППК, для формирования на выходе (2 (1) ) признаков ассоциативной выборки результатов преобразования из ячеек РП, для задания на выходе (I/I...G)) кода номера канала, для выдачи на выходе

{2(2) ) сигнала об окончании выборки и окончании вывода информации.

Селектор 10 содержит мультиплексор 51, счетчик 52, элемент 53 сов- IÎ падения и одновибратор 54. Мультиппексор 51 предназначен для коммутации выходов ячеек ППК АЗУ 9 на вход элемента 53 совпадения, счетчик 52— для управления работой мультиплексора 51 и задания на выходе (I(I...O) ) селектора 10 кода номера канала, элемент 53 совпадения — для формирования на вьгходе (2 flj ) признака ассоциативной выборки, одновибратор 54— для формирования на выходе (2(2) ) импульсов окончания селекции признаков преобразования по всем каналам.

Входы (2 (11 ), (2(2) ), (2(3) ) предназначены соответственно для сброса и д пошагового сдвига счетчика 52, управ ляющего работой мультиплексора 51, а также для сканирования на элементе 53 совпадения признака преобразо вания {высокого уровня напряжения), появляющегося на выходе мультиплексора 51 при считывании из ячеек ППК

АЗУ 9.

Многоканальный преобразователь интервалов времени в код работает сле35 дующим образом. ведется, содержание кодов в ячейках памяти произвольное, многофазный генератор 5 работает, на шинах 13 и 14 выставлены "О", шины 11 и 12 не несут информапии о результатах преобразования.

Перевод преобразователя из состояния НУ в режим "Преобразование" (ПР) производится установкой логической единицы на шине 2. На временной диаграмме, приведенной на фиг. 6, начало режима ПР определяется началом синхроимпульса (а). При этом с выхода блока 6 управления по линиям связи (3(1) ) и (3(2) ) снимается соответственно сброс счетчика 7 преобразования и осуществляется ввод. счетных импульсов на его вход. Счетчик 7 преобразования начинает работать в режиме суммирования счетных импульсов. Одновременно по выходу (7) блока б управления разрешается. прием сигналов преобразования по шине 1 (фиг. 6 ). Таким образом устанавливается соответствие началу режима ПР начала отсчета интервалов времени по всем каналам преобразователя. Окончание интервала времени определяется появлением сигнала преобразования.

На временной диаграмме (фиг. 6) приводится случай, когда на первой последовательности фазовых синхроимпульсов в режиме ПР по пятому каналу появляется сигнал преобразования (фиг ° 6 у импульс 5 ) е Для сигналов преобразования на фиг. б приняты обозначения, включающие наименования уровня развертки или строку таблицы (внизу временной диаграммы) и номер элемента на развертке: б-5, б-I б-r, б-11 — импульсы, соответствующие сигналам преобразования по пятому, пер вому, r-му, h-му.каналам. В таблице содержится наименование строки и содержимое столбца.

Если на входных шинах 2 и 3 заданы "0" (низкий уровень напряжения), то преобразователь находится в состоянии "Начальная установка"(НУ).

При этом с первого и седьмого выходов блока 6 управления.по линии связи (3(1I ) производится сброс счетчика 7 преобразования, а по линии связи (7) — триггеров блока 4 асинхронно-синхронного ввода и запрет ввода сигналов преобразования на его вход, с первого выхода блока 6 управления по (1(lj ) формирователь 8 адреса устанавливается в начальный адрес, с четвертого выхода по линии связи (4 (11 ) селектор IO устанавливается в состояние выборки результатов преобразования по первому каналу. В это время доступ сигналов преобразования к блоку 4 закрыт, признаки преобразования на первом его выходе отсутствуют, стробирование АЗУ 9 не

Появление сигнала преобразования (фиг. б,б-5) в пятом канале вызывает его фиксацию в регистровой части блока 4 (фиг. 2) или его асинхронный (AB), ввод (фиг. бг). По первому синхроимпульсу (фиг. 6, в-I) третьей фазы производится синхронный ввод, в результате которого на первом выходе блока 4 (фиг. бд) формируется приз" нак сигнала преобразования (фиг. б, д-5), который по линии связи (1(5) ) (фиг. 2) подается на вход (2 15) } АЗУ

9. По первому импульсу фазы Ф 4

9 1273 (фиг. 6е) и в связи с появлением импульса д-5 формируется идентификатор (фиг. 6, ж-l) признака преобразования на втором выходе блока 4. В блоке 6 управления его совпадение с

S синхроимпульсом пятой фазы вызывает появление на линии связи (112) ) (см. фиг. 3) импульс синхронизации записи (СЗ), который на уровне развертки СЗ является первым (фиг. 6, к-1) после !О начала режима ПР. По данному импульсу в АЗУ 9 производится запись состояния счетчика 7 преобразования, который находится в сброшенном состоянии. Значения состояний счетчика (СС) rS указаны в первой строке таблицы, пер ое из них: СС-О. Данное значение записывается в ячейку АЗУ 9 занесения результатов преобразования РП по начальному адресу памяти АП-0 (вторая щ строка таблицы), который задан начальным состоянием формирователя 8 адреса. По этому же адресу в ячейки

ППК по разряду пятого канала записывается признак преобразования (см. 25 в таблице ППК-5 „ звездочкой обозначена неопределенность значений кода в ячейках РП и ППК). Окончание идентификатора (фиг. 6, ж-l), которое совпадает с началом (фиг. 6, з-l), сдвигает формирователь 8 адреса по

его входу (l(2j } на один шаг, меняя

АП-О на АП-1. Этим оканчивается преобразование и запись результата по пятому каналу. Импульсом (л-1) с выхода (3(2) ) блока 6 управления меня35 ется состояние счетчика 7 преобразования с СС-О и СС-1. Поскольку после этого начиная со второй фаэовой

40 последовательности (a-2) и до g-й фазовой последовательности { а-1... а-8) ни в одном из каналов сигнал преобразования не появляется, то не вырабатывается также и идентификатор признаков преобразования, запись 45 в АЗУ 9 не производится, адрес памяти (АП-1) не меняется, но счетчик преобразования работает. Появление на g-1 фазовой последовательности (a-g) сигнала преобразования сначала 5О в первом канале, а потом в r-м и h-м каналах обозначено на временной диаграмме импульсами б-й; б-r; б-h. Соответственно производится асинхронный ввод г-1, r-г, r-h, а затем син- Б хронный ввод, тактируемый синхроимпульсом в-g. По импульсу е-g и в связи с появлением группы признаков

873 1О преобразования вырабатывается идентификатор (фиг. 6, ж-2). По импульсу и-g формируется второй синхронизирующий запись в АЗУ 9 импульс к-2.

В это время счетчик 7 преобразования имеет состояние g-l, Оно записывается по адресу АП АП-1 во вторую ячейку РП. Ио этому же адресу в разряды первого, r-ro u h-го каналов записываются признаки преобразования. Таким образом в одну ячейку РП записан результат преобразования по нескольким каналам. Процесс преобразования и записи в АЗУ 9 идет до тех пор, пока не завершится по всем каналам, после чего на выходе (3) блока 4 асинхронно-синхронного ввода вырабатывается признак окончания режима DP.

Вместе с этим на выходе (3(11) блока 6 управления вырабатывается управление сброса счетчика 7 преобразования в исходное состояние, на выходе (1 (1) ) (фиг. 3) — управление установкой формирователя 8 в началЬ- ное состояние, а селектор 10 остается в состоянии выборки первого канала.

Появление признака окончания преобразования по всем каналам на входе (2) блока 6 управления (фиг. lи 3) и наличие высокого логического уровня на шине 3 управления режимами преобразователя задают условие для включения импульсом фазы (фиг. 7а) режима "Выборка" (BP) импульсом а-l.

Режим ВР разрешает селекцию признаков преобразования (фиг. 7, в-1). По началу импульса в-1 управление с выхода (7) блока 6 управления снимает признак окончания преобразования (фиг. 7, б-1). Вместе с этим при совпадении импульсов (фиг. 7, в-l u

r-1) в блоке 6 управления формируется идентификатор выборки первого канала ж-l, который с выхода {2)1) ) блока 6 управления задает на вход (311) ) АЗУ 9 управление считыванием признаков преобразования из ячеек

ППК и разрешает по выходу (4/3)) блока 6 управления импульсами фазы ФЗ генератора S сканирование по входу (2135) селектора 10 результата считывания признаков преобразования иэ ячеек ППК. Если результат считывания содержит "1", то на выходе (2!1) ) селектора 10 формируется импульс ассоциативной выборки результатов преоб разования. Выборка начинается для

ll 127 первого (и любого) канала по начальному адресу. В таблице на фиг. 7 в первой строка устанавливается указание на канал выборки: КВ-1 и КВ-2; во второй указывается адрес памяти (АП-О, АП-1); в третьей — признак преобразования (ППК-О, ППК-1) для канала, в четвертой — результат преобразования (РП-(g-1);, в пятой — результат выборки PB-(1, g-1)). Так 1О как результат преобразования для первого канала.(КВ-I) записан в АЗУ 9 по адресу АП-1 (фиг. 6), то по адресу АП-О при считывании признака преобразования получают результат ППК-О. 1

Поэтому импульс ассоциативной выборки не вырабатывается, следовательно, выборка не осуществляется. По импуль-. су и-1 (фиг. 7) с выхода (1 2 ) блока 6 управления на один шаг сдвигается формирователь 8 адреса, соответственно адрес памяти меняется с

АП-0 на АП-l. По этому адресу находится признак преобразования ППК-1 дпя первого канала. Поэтому на им- 25 пульс г-2 вырабатывается импульс ассоциативной выборки и-1 (фиг. 7) на выходе (2(1) ) селектора 10, вызывающий по входу (6(1) ) блока 6 управления формирование на его выходе (5), на шине 13 преобразователя, импульс .готовности (фиг. 7, к-1). Одновременно с выхода (2 33) блока 6 управления задается режим считывания информации из ячеек РП АЗУ 9 по адресу З

АП-I являющемуся результатом преобразования по первому каналу. Если на шине 3 выставлена готовность приемника, вызванная импульсом к-1 (фиг.7), то на выходе (6) блока 6 управления 4О формируется идентификатор информации (фиг. 7, л-1). Информация преобразования передается на приемник по шинам II (код номера канала) и 12 (результат преобразования). После окон- чания на шестой фазе идентификатора л-1 по импульсу м-2 заканчивается идентификатор канала ж-1. По его окончании вырабатывается условие смены номера канала с КВ-1 на КВ-2 (таблица на фиг. 7). Смена осуществляется на фазе Ф 8 генератора 5 с выхода (4(2) ) блока 6 управления.

В это же время с его выхода (I(lj ) устанавливается в начальное состояние формирователь 8 адреса. Выборка по второму каналу начинается с формирователя идентификатора канала (ИК-2) 3873

12 и повторяется в том же порядке, что и для первого канала. Длительность идентификатора каналов величина переменная и зависит от адреса, н котором находится результат преобразования (селекцня признаков преобразования ведется путем последовательной адресации АЗУ 9 начиная с начального адреса). После выборки по всем каналам на выходе (2(2) ) селектора 10 появляется импульс окончания селекции, который подается на вход (6(2) ) блока 6 управления и вводит режим НУ иди ПР в зависимости от состояния шины 2 управления.

Блок 4 асинхронно-синхронного ввода работает следующим образом.

В начальное состояние с запретом нвода сигналов преобразования блок 4 устанавливается по входу (2) напряжением низкого уровня. Если напряжение низкого уровня снимается, разрешается работа триггеров и доступ на вход сигналов преобразования. Появление на любом из входов (1 (1 ).. ° (l(Kj) или одновременно на нескольких иэ них, или на всех входах сигнала преобраэонания (фиг. 6б) приводит к включению триггера IS-1 (или соответстнующих триггеров в остальных каналах). При этом имеет место совпадение высоких уровней на двух входах элемента 17-1 совпадения (или соответствующих элементах совпадения в остальных каналах). Через элемент

ИЛИ 19 высокое напряжение передается на D-вход триггера 23. По синхроимпульсу (фиг. 5б, Ф 2 ) на входе(3(2) ) триггер 23 включается и разрешает по выходу элемента 21 на фазе Ф 3 генератора 5 включение триггера 16-1 (или соответствующих триггеров в остальных каналах), осуществляя синхронный . ввод и формирование на выходах (III) )...(1(К)) блока 4 признаков преобразования. Включение триггера

16-1 (или соответствующих ему в остальных каналах) снимает высокое напряжение с D-входа триггера 23, выключая его по фазе Ф2 и закрывая синхронный ввод до появления следующего (следующих) сигнала преобразования.

Триггер 24 срабатывает от триггера

23 по синхроимпульсам фазы Ф4 (фиг.5r), формируя идентификаторы признаков преобразования на выходе (2) блока 4.

При срабатывании триггера 16 — 1 и со ответствующих ему триггеров н осталь-

ЭО

4S

13 1273 ных каналах на всех входах 1,1...К,1 элемента 22 имеется совпадение высоких уровней напряжения и íà его выходе, являющемся выходом (3) блока Д, появляется признак окончания ввода сигналов преобразования. Выключение триггеров 23 и 24 наряду с выключе-. нием по входу (2) в процессе преобразования производится от синхроимпульсов фазы Ф7, поступающих на вход (3(7 ).

Блок 6 управления работает следующим образом.

Если на входе (3) блока 6 установлено напряжение низкого уровня (НУ), триггер 25 задания режимов находится выключенном состоянии. С его прямого выхода в выключенном состоянии удерживаются также триггеры 26 — 28.

Триггеры 29 и 30 выключаются по Ввходам синхроимпульсами фазы Ф7 и фазы Ф6, поступающими на входы (5(7 ) и (516) ) соответственно. При этом r.o цепям комбинационных элементов напряжение низкого уровня устанавливается на выходах (3(1) ) и (7), по которым осуществляется сброс счетчика

7 преобразования и управление начальным состоянием блока 4. На ныхода (2(lj), (2(?3), (2(33) управления в это время задаются высокие уровни напряжения, определяющие режим хранения для АЗУ 9. На вы ходе элемента 42 совпадения устанавливается низкий уровень напряжения, которим формирователь 8 адреса по (1111) выводится на начальный адрес, а с выхода (4(23 ) снимается управление пошаговым сдвигом селектора 10, который с выхода триггера 26 по цепи выхода (411) ) блока 6 управления устанавливается на выборку первого канала. Выключенное состояние триггеров 29 и 30 снимает с выхода (5) roтонность, а с выхода (6) — идентификатор информации.

При смене низкого уровня напряжения на входе (3) на высокий включается триггер 25 синхроимпульсов первой .фаэи по входу (5 jl3 ) . .Задается режим $0

ПР, при котором на выходах (3j13 ) и (7) появляется высокое напряжение, разрешающее с выхода элемента ИЛИ 47 работу счетчика 7 преобразования и работу блока 4, по входу (5(8) ) открывается элемент 37 совпадения для выдачи на фазе Ф8 с выхода (312) ) счетних импульсов на вход счетчика 7

873 14 преобразования. С выхода триггера 25 посредством элементов 40 сонпадения и элементов HIIH 49 и 50 на ныходах, (2(11) и )2(33) устанавливается низкое напряжение для подготовки АЗУ 9 .к режиму записи. Если с блока 4 пояэляется идентификатор признаков преобразования (фиг. 6ж), то на входе (1) блока 6 управления низкий уровень напряжения поменяется на высокий. Этим открывается элемент 39 еовпадения для прохождения с входа (5157) на выход (2(2Э) импульсов фазы Ф5 для стробирования записи н ячейки

ППК и РП АЗУ 9. Тактирование записи в АЗУ 9 идентификатором признаков преобразования по входу (1) продолжается до тех пор, пока не выполнится ввод сигналов преобразований по всем каналам.

Появление признака окончания ввода сигналов преобразования от блока 4 (фиг. 7, б-1) приводит к изме-, нению низкого уровня напряжения на входе (2) на высокий. Если на входе (4) также имеется высокий уровень, то по фазе Фl на входе (5(1) ) включается триггер 26. На его прямом выходе (а также на выходе (4(11) блока 6 управления) появляется высокий уровень пуска селектора 10 с целью селекции признаков преобразования (СПП) на поле ячеек памяти ППК (фиг.7,. в-1). Затем по фазе 2 на вход (5(2) ) включается триггер 27, на прямом выходе которого устанавливается высокий уровень напряжения, являющийся идентификатором выборки по одному as каналов (фиг. 7ж). Этим же уровнем напряжения по цепи элемента HJIH 49 на выходе (211 ) устанавливается низкий уровень, задающий при высоком уровне на выходе (2(2$ ) при отсутствии идентификатора признаков преобразования режим считывания иэ ячеек

ППК АЗУ 9. В это же время фазой ФЗ посредством элемента HIIH 49 разрешается сканирование с выхода (4(3) ) результатов считывания из ячеек ППК.

Одновременно синхроимпульсами фазы

Ф8 на входе (5(8/) через элементы 38 и 48 с выхода (1(2 ) ведется пошаговый сдвиг формирователя 8 адреса.

При ИК появление на входе (6(13 ) импульса ассоциативной выборки (высокий уровень напряжения, фиг. 7, и-1) включает триггер 29, прямой выход которого задает готонность на выхо15 1273 де (5) блока 6 управления. Вместе r этим через элемент ИЛИ 50 низкий уровень напряжения устанавливается на выходе (2(31 ), управляющем считыванием информации из ячеек РП АЗУ 9.

Вслед за этим на фазе Ф4 по входу (5 (4) ) через элемент 36 включается триггер 30, прямой выход которого задает идентификатор информации на выходе (6) блока 6 управления. При !0 этом на фазе Ф7 через элемент 33 и

45 выключается "триггер 27 — заканчивается идентификация канала. По окончании ИК по С-входу выключается триггер 28 (включается всегда при включении триггера 27) на фазе ФЗ со входа (5 (3) ) посредством элемента 35 совпадения. Его выключение при высоком уровне напряжения на инверсном выходе обеспечивает выведение через элемент 41 на фазе Ф8 с выхода (1(I)) в начальное состояние формирователя 8 адреса, а с выхода (4P) ) перевод селектора 10 на следующий канал выборки. Выключение триггеров 29 и 30 про- 25 изводится на каждой фазовой последовательности соответственно синхроимпульсами Ф7 с входа (5(7)) и Ф6 с входа (5 (63 ). На этом завершается цикл функционирования блока 6 управ- 30 ления при выборке информации из АЗУ 9 для одного из каналов. Для выборки по следующему каналу на фазе Ф2 вновь включается триггер 27 при включенном триггере 26. Окончание селекции осу35 ществляется выключением триггера 26 управления по входу (3) или с селектора 10 по входу (6 (2)) посредством ,элемента ИЛИ 43.

Селектор !О работает следующим 4О образом..

В режимах НУ и ПР по входу (2!!)) в исходное состояние устанавливается счетчик 52, который управляет работой мультиплексора 51 по выходу I G

При этом первая линия связи (1(13 ) многоканального входа (1 fl...Õ)) признаков преобразования коммутируется на вход мультиплексора 51. Выход мультиплексора 51 подключен на вход элемента 53 совпадения, второй вход которого служит для сканирования на фазе ФЗ по входу (2(3) ) признаков преобразования. В рассматриваемых режимах на вход (2(3) ) импульсы не по-. >> ступают, формирование импульсов ассоциативной выборки на выходе элемента 53, являющемся выходом селек873 !

6 тора 10 не ведется. После включения режима BP снимается установка в исходное состояние счетчика 52, на вход (2(3j ) поступают импульсы сканирования. Если на начальном адресе управления мультиплексором 51 (счетчик 52 в исходном состоянии) при наличии сканирующего импульса нет совпадения указанных на входах элемента 53 .сигналов, то на его выходе импульс ассоциативной выборки не вырабатывается ° В связи в этим со стороны блока 6 управления производится переадресация АЗУ 9 и селектор 10 при считывании с этого адреса на следующей фазовой последовательности вновь проводит сканирование (фиг. 7) признаков преобразования ° Переадресация для одного канала продолжается до тех пор, пока на входе (1 (1° .° ... К) ) селектора 10 не появится признак преобразования и соответственно на выходе элемента 53 совпадения не выработается импульс ассоциативной выборки. После этого с блока 6 управления по входу (2(2 ) поступает импульс переключения счетчика 52 на следующее по порядку состояние. При этом коммутируется на выход мультиплексора 51 вторая линия связи (1 2;) многоканального входа (1 (!...К3) селектора 10 . Начинается этап формирования импульса ассоциативной выборки для второго канала. В момент окончания последнего состояния счетчика 52 одновибратор 54 вырабатывает на своем выходе и соответственно на выходе (2 (2) ) селектора 10 импульс окончания селекции признаков преобразования по всем каналам. Состояние счетчика 52 одновременно с подачей на входы 1. ° .G управления мультиплексором 51 выводится .на выход (1(1...03) селектора 1О для передачи кода номера канала на приемник информации.

Формула изобретения

Многоканальный преобразователь интервалов времени в код, содержащий многофазный генератор, счетчик преобразования, выходы которого соединены с первой группой входов запоминающего устройства, формирователь адреса, входы которого подключены к первой группе выходов блока управления, отличающийся тем, что, с целью повышения надежности путем упрощения и повышения достовер(3 (r3) !

1 273 ности преобразования устройства, в него введены блок асинхронно-синхронного ввода и селектор ассоциативной выборки результатов преобразования, а запоминающее устройство выполнено ассоциативным с плавающей адресацией каналов, причем первая группа входов блока асинхронно-синхронного ввода является шиной многоканального ввода сигналов преобразования, а первая 10 группа его выходов соединена с второй группой входов ассоциативного запоминающего устройства с плавающей адресацией каналов, первая группа выходов которого соединена с первой группой входов селектора ассоциатив .ой выборки результатов преобразования, а вторая группа выходов подключена к шине результата преобразования, вторая группа выходов блока уп- 3) равле ыя подключена к третьей группе входов ассоциативного запоминающего устройства с плавающей адресацией каналов, четвертая группа входов которого подключена к группе выходов 25 формирователя адреса, второй и тре873 18 тий выходы блока асинхронно-синхронного ввода подключены соответственно к первому и второму входам блока управления, третий и четвертый входы которого подключены к шинам соответственно управления режимами и готов ности внешнего приемника; первая группа выходов многофазного генератора подключена к пятой rpyrtne входов блока управления, четвертая группа выхо", дов которого соединена с второй груп-. пой входов селектора асинхронной выборки результатов преобразования, первая группа выходов которого соеди нена с шиной вывода кода номера канала, а вторая группа выходов подключена к шестой группе входов блока управления, пятый и шестой выходы которого соединены соответственно с шиной готовности выводы и шиной идентификации информации вывода, седьмой выход блока управления подключен к второму входу блока асинхронно-синхронного ввода, третья группа входов которого соединена с второй группой выходов многофазного генератора.

1273873 ( (6 (5 ( (6( (Я (1 ($(1273873

cr Ю!

b Cl2 д ФЗ г д

Фие. Ю

1273873

Составитель Л. Плетнева

Редактор Л. Пчелинская Техред Л.Олейник

Корректор М. 11ожо

Заказ 6474/44 Тираж 398

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул, Проектная, 4