Устройство управления обращением к подпрограммам

 

Изобретение относится к области вычислительной техники и может быть использовано в устройствах управления ЭВМ. Целью изобретения является расширение функциональных возможностей за счет обращения к подпрограммам в произвольной последовательности . Устройство содержит счетчик 1 команд, блок 2 стековой памяти , группы 3,4,26 элементов ИЛИ, блок 5 ассоциативной памяти, регистр 6 команд, регистр 7 адреса, буферный регистр 8, элементы 12-18, 25 И, триггер 19, два элемента 20, 21 ИЛИ, дешифратор 22, распределитель импульсов 23, генератор импульсов 24, входы и выходы устройства. Указанная цель достигается с помощью указанной совокупности признаков. с 1 ил. ел

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1

D (19) (11) (5и 4 G 06 F 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ. (21) 3832959/24-24 (22) 29. 12.84 (46) 30.11.86.Бюл. Ф 44 (72) Б.С.Богумирский и Г.С.Черных (53) 681.32 (088.8) (56) Авторское свидетельство СССР

Ф 978150, кл. G 06 F 9/46, 1978.

Авторское свидетельство СССР

N 1144110, кл. G 06 F 9/46, 1984. (54) УСТРОЙСТВО УПРАВЛЕНИЯ ОБРАЩЕНИЕМ К ПОДПРОГРАММАМ (57) Изобретение относится к области вычислительной техники и может быть использовано в устройствах управления ЭВМ. Целью изобретения является расширение функциональных возможностей за счет обращения к подпрограммам в произвольной последовательности. Устройство содержит счетчик 1 команд, блок 2 стековой памяти, группы 3,4,26 элементов ИЛИ, блок 5 ассоциативной памяти, регистр 6 команд, регистр 7 адреса, буферный регистр 8, элементы 12-18, 25 И, триггер 19, два элемента 20, 21 ИЛИ, дешифратор 22, распределитель импульсов 23, генератор импульсов 24, входы и выходы устройства.

Указанная цель достигается с помощью указанной совокупности признаков.

1 ил.

1273929

25

Изобретение относится к вычисли— тельной технике и может быть исполь- . зовано в устройствах управления ЭВМ.

Цель изобретения — расширение функциональных возможностей за счет обращения к подпрограммам в произвольной последовательности.

На чертеже приведена функциональная схема предлагаемого устройства.

Устройство содержит счетчик 1 команд, блок 2 стековой памяти, группы 3 и 4 элементов Й1И, блок 5 ассоциативной памяти, регистр 6 команд, регистр 7 адреса, буферный регистр

8, группы 9 — 11 элементов И, элементы И 12-18, триггер 19, элементы

ИЛИ 20 и 21, дешифратор 22, распределитель 23 импульсов, генератор

24 импульсов, элемент И 25, группу

26 элементов ИЛИ, входы 27 адреса команды основной программы, 28 кода команды основной программы, 29 начальной загрузки устройства, выходы

30 адреса очередной команды, 31 адресной части команды, 32 кода операции устройства, входы 33 начальной установки, 34 признака поступления очередной команды устройства.

Первая и вторая группы информа.— ционных входов блока 2 являются информационными входами этого блока. Из кодов, подаваемых на эти группы, путем конкатенации (сцепления) формируется слово, записываемое в блок 2. Первая и вторая группы M информационных выходов блока 2 яв- ляются информационными выходами этого блока. Считываемое слово разделяется на две части, причем одна часть слова выдается на первую, а другая — 40 на вторую группу выходов блока 2.

Устройство работает следующим образом.

При включении питания импульсом с входа 33 регистр 7 и триггер 19 обнуляются, а распределитель 23 устанавливается в исходное состояние (при этом ни на одном из его выходов сигнал не выдается). Адрес первой команды управляющей программы запи- 50 сывается через группу 3 элементов

ИЛИ в счетчик 1 с входа 27 устройства. Этот адрес поступает на выход 30 устройства, который подключается к запоминающему устройству. Из 55 запоминающего устройства на триггер

6 по входу 28 устройства считывается первая команда управляющей программы. Команды обращения к подпрограмме и возврата .выполняются в предлагаемом устройстве, а остальные в других узлах внешнего устройства управления, причем код операции из регистра 6 видается на выход 32 устройства, а адресная часть — на выход

31 устройства.

После приема команды на регистр 6 подается импульс на вход 34, который устанавливает триггер 19 в единичное состояние, Открывается элемент И 18, и импульсы с выхода генератора 24 начинают проходить на вход распределителя 23. Если на регистр 6 принята команда обращения к подпрограмме, то появляется сигнал на первом выходе дешифратора 22, а если команда возврата — то на втором. Другие коды операций дешифратор 22 не расшифровывает. Распределитель 23 начинает выдавать импульсы последовательно на своих выходах, начиная с первого и кончая восьмым. По импульсу на первом выходе распределителя 23 содержимое счетчика 1 увеличивается на единицу, т.е. формируется адрес следующей команды, Если в регистре 6 не находится команда управления подпрограммами, то больше никаких операций в устройстве не выполняется. По импульсу с восьмого выхода распределителя 23 триггер 19 устанавливается в нулевое состояние и прохождение импульсов через элемент И 18 запрещается. Распределитель 23 после появления импульса на своем восьмом выходе переходит в исходное состояние.

По специальной команде информация о подпрограммах по входу 29 устройства заносится в блок 5 ассоциативной памяти. При этом для каждой подпрограммы отводится одна ячейка ассоциативной памяти, Адресная и информационная части каждой ячейки после начальной записи содержат одинаковую информацию, а именно, адрес точки входа, в соответствующую подпрограмму, находящуюся в запоминающем устройстве, После этого устройство готово к управлению подпрограммами, адреса точек входа в которых записаны в блок 5. Пусть на регистр 6 прочитана команда обращения к подпрограмме.

Она имеет вид С А, где С вЂ” код операции; А — адрес точки входа в подпрограмму. При этом открываются эле1273929 менты И 12 — 15. По импульсу с вхо- да 34 запускается распределитель 23., В результате этого в первую очередь содержимое счетчика 1 увеличивается на единицу. После этого импульс с второго выхода распределителя 23 проходит на выход элемента И 12, открывает группу 9 элементов И и содержимое счетчика 1 (адрес команды, следующей за командой обращения к подпрограмме) через группу 4 элементов ИЛИ записывается в регистр 8.

По этому же импульсу в вершину блока

2 стековой памяти записывается сло— во, состоящее из нулевого содержимого регистра 7 и этого же адреса. Импульс с третьего выхода распределителя 23 проходит через элементы И 13 и ИЛИ 21, в результате чего осуществляется попытка записи содержимого 20 регистра 8 в блок 5 по адресу (с признаком) содержимого регистра 7, но так как первоначально он был обнулен, то запись не произ— водится. Регистр 7 хранит адрес точки входа в активную (выполняющуюся в настоящее время) подпрограмму, но в данный момент активна управляющая программа. Импульс с четвертого выхода распределителя 23 проходит че- 30 рез элемент И 14 и открывает группу

I0 элементов И, вследствие чего адрес точки входа в подпрограмму заносится в регистр 7. По импульсу на пятом выходе распределителя 23 содер- 5 жимое ячейки блока 5 с адресной частью, определяемой содержимым регистра 7, т.е. адрес точки входа в подпрограмму, через блок 3 элементов

ИЛИ записывается в счетчик 1, чем за-40 вершается переход к подпрограмме.

Первоначальный вход в подпрограмму осуществляется через ее начало (через точку входа). Последующие команды обращения к подпрограмме выполня- 45 ются аналогично за исключением того, что по импульсу с выхода элемента

И 12 в блок 2 осуществляется запись слова, содержащего адрес точки входа в вызывающую подпрограмму и адрес 50 точки возврата в эту подпрограмму (содержимое регистра 7 и счетчика 1 соответственно), а по импульсу с выхода элемента ИЛИ 21 осуществляется запись адреса точки возврата в вызы- 55 вающую подпрограмму из регистра 8 в ячейку блока 5 с адресной частью, равной адресу точки входа в вызывающую подпрограмму. В конце цикла вы. полнения этой команды в счетчик 1 не обязательно записывается только адрес точки входа в вызываемую подпрограмму. Он записывается только в том случае, когда происходит первое обращение к подпрограмме, или когда предыдущее выполнение этой подпрограммы закончилось командой возврата, а не командой обращения к другой подпрограмме. Если предыдущее выполнение подпрограммы было прервано командой обращения к другой подпрограмме, то при последующем обращении к прерванной подпрограмме в счетчик 1 заносится адрес точки возврата, т.е. адрес команды, следующей за послед|ней командой, выполнившейся при предыдущем обращении. Это происходит вследствие изменения содержимого блока 5 в процессе работы устройства.

Если на регистр 6 считывается команда возврата, состоящая только из одного кода операции, то открываются

I элементы И 16, 17 и 25. После запуска распределителя 23 содержимое счет- чика 1 увеличивается на единицу.

Импульсы с второго, третьего, четвертого и пятого выходов распределителя 23 на выходы элементов И 12

15 не проходят. По импульсу с шеетого выхода распределителя 23 осуществ-. ляется прием адреса выполняющейся сопрограммы в регистр 8 через ll элементов И и группу 4 элементов ИЛИ.

Импульс с седьмого выхода распределителя 23 проходит через элементы

И 17 и ИЛИ 21 на вход записи блока 5.

При этом по адресу точки входа в подпрограмму, выполнение которой завершается, записывается этот же адрес точки входа, т.е. восстанавливается первоначальное содержимое соответствукщей ячейки для того, чтобы следуюшее обращение к этой подпрограмме привело к передаче управления в ее точку входа. По импульсу на восьмом выходе распределителя 23 происходит считывание слова из вершины блока 2, в результате чего адрес точки возврата в подпрограмму, в которую осуществляется возврат, через группу 3 элементов KIH заносится в счетчик 1, а в регистр 7 через группу 26 элементов ИЛИ записывается адрес точки входа в эту подпрограмму (т.е. восстанавливается

5 l2 предыдущее состояние регистра 7 ), чем заврешается возврат от подпрограммы. формула изобретения

Устройство управления обращением к подпрограммам, содержащее счетчик команд, блок стековой памяти, две группы элементов И, блок ассоциативной памяти, регистр команд, регистр адреса, буферный регистр, три группы элементов И, семЬ элементов И, триггер, два элемента ИЛИ, дешифратор, распределитель импульсов, генератор импульсов, причеМ вход начальной установки устройства подключен к первому входу первого элемента

ИЛИ, к входам установки в ноль регистра адреса и входу сброса распределителя импульсов, первый выход которого подключен к счетному входу счетчика команд, выход которого подключен к выходу адреса очередной команды устройства и к информационному входу старших разрядов блока стековой памяти, выход К-го разряда первой группы .блока стековой памяти подключен к первому входу К-ro элемента

ИЛИ первой группы, выход которого подключен к К-му установочному входу счетчика команд (К = 1, М, где M разрядность адреса команды), выход

К-ro разряда счетчика команд подключен к первому входу К-го элемента И первой группы, выход которого подключен к первому входу К-ro элемента ИЛИ второй группы, выход которого подключен к информационному входу

К вЂ  разряда буферного регистра, выход которого подключен к информационному входу блока ассоциативной памяти, выходы с второго по седьмой распределителя импульсов подключены соответственно к первым входам элементов И с первого по шестой, восьмой выход распределителя импульсов подключен к второму входу первого элемента ИЛИ, выход которого подключен к входу установки в ноль триггера, вход установки в единицу и выход которого подключены соответственно к входу признака поступления очередной команды устройства и к первому входу седьмого элемента И, второй вход и выход которого подключены соответственно к выходу генератора импульсов и к тактовому входу распределителя импульсов, вход кода команды

73929

55 основной программы устройства подключен к информационному входу регистра команд, выход кода операции которого подключен к выходу кода операции устройства и к входу дешифратора, первый выход которого подключен к вторым входам первого, второго, третьего и четвертого элементов И, второй выход дешифратора подключен к вторым входам пятого и шес= того элементов И, выходы второго и шестого элементов И подключены к входам второго элемента ИЛИ, выход которого подключен к входу записи блока ассоциативной памяти, выходы третьего. и пятого элементов И подключены к первым входам элементов И соответственно второй и третьей групп, адресный выход К-го разряда регистра команды подключен к второму входу К-го элемента И второй группы и соединен с выходом К-го разряда адресной части команды устройства, выход первого элемента И подключен к входу записи блока стековой памя ти и к вторым входам элементов И первой группы, вход К-ro разряда адре— са команды основной программы устройства подключен к второму входу

К-го элемента ИЛИ первой группы, третий вход которого подключен к выходу К-го разряда блока ассоциативной памяти, вход загрузки ассоциативных признаков которого подключен к входу начальной загрузки устройства, выход К-го разряда регистра адреса подключен к второму входу

К-го элемента И третьей группы и соединен с адресным входом К-го разряда блока ассоциативной памяти, вход считывания которого подключен к выходу четвертого элемента И, выход

К-го элемента И третьей группы подключен к второму входу К-ro элемента ИЛИ второй группы, о т л и ч а ющ е е с я тем, что, с целью расширения функциональных возможностей за счет обеспечения возможности обращения и возврата из подпрограммы в произвольной последовательности, в него введены восьмой элемент И и третья группа элементов ИЛИ, причем восьмой выход распределителя импульсов подключен к первому входу восьмого элемента И, второй вход и выход которого подключены соответственно к второму выходу дешифратора и к входу чтения блока стековой памяти, инфорСоставитель M.Ñèëèí

Редактор С.Лисина Техред JI.Сердюкова Корректор А. Зимокосов

Заказ 6478/47 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул. Проектная, 4

7 1 мационный вход младших разрядов которого подключен к выходу регистра адреса, информационный вход К-ro разряда которого подключен к выхо,ду К-го элемента ИЛИ третьей группы, 273929 8 первый и второй входы которого подключены соответственно к выходу К-ro элемента И второй группы и к выходу

К-го разряда второго выхода блока стековой памяти.