Устройство для алгебраического суммирования частот двух импульсных последовательностей

 

Изобретение относится к автоматике и вычислительной технике, в частности к способам и устройствам алгебраического суммирования частот частотно-импульсных сигналов, и предназначено для преимущественного применения в системах регулирования тягового асинхронного электропривода, содержащего статические преобразова тели частоты для формирования частотно-импульсного сигнала управления преобразователем. Целью изобретения является увеличение надежности мирования. Выходную импульсную последовательность формируют путем одновременного первого деления опорной частоты на 1 ;ифровые коды периодов входных частот и второго деления на цифровые коды суммы периодов и модуля пересчета с последующим кодированием и делением опорной частоты на полученный код, причем при равенстве нулю одной из входных частот первое деление производят на цифровой код во второй степени периода не равной нулю частоты, а код сытимы периодов, приравнивают к коду периода не равной нулю частоты. Вводятся новые операции: одновременное первое деление опорной частоты на цифровые коды периодов и второе деление опор™ ной частоты на цифровые коды периодов и модуля пересчета; кодирование периода импульсной последовательности от первого деления импульсами , от второго деления и деление опорной частоты на этот код. 2 ил. i ю 8 00

СООЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (50 4 Г 06 F 7/62

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3741953/24-24 (22) 15,05.84 (46) 23.12.86. Бюл, Р 47 (71) Производственное объединение

"Ворошиловградский тепловозостроительный завод им. Октябрьской революции" (72) А.Т. Бурков, Ю.И. Гусевский, M.Â. Мажинский, И.С. Таловеров и В.И. Мирошниченко (53) 681.325(088.8) (56) Авторское свидетельство СССР

Р 758150, кл. G 06 F 7/50, 1978.

Авторское свидетельство СССР

575650, кл. G 06 F 7/62, 1975. (54) УСТРОЙСТВО ДЛЯ АЛГЕБРАИЧЕСКОГО СУММИРОВАНИЯ ЧАСТОТ ДВУХ ИМПУЛЬСНЫХ

ПОСЛЕДОВАТЕЛЬНОСТЕЙ (57) Изобретение относится к автоматике и вычислительной технике, в частности к способам и устройствам алгебраического суммирования частот частотно-импульсных сигналов, и предназначено для преимущественного применения в системах регулирования тягового асинхронного электропривода, содержащего статические преобразова-. тели частоты для формирования частот-. но-импульсного сигнала управления преобразователем. Целью изобретения является увеличение надежности суммирования. Выходную импульсную последовательность формируют путем одновременного первого деления опорной частоты на цифровые коды периодов входных частот и второго деления на цифровые коды суммы периодов и модуля пересчета с последующим кодированием и делением опорной частоты на полученный код, причем при равенстве нулю одной из входных частот первое деление производят на цифровои код во второи степени периода не равной нулю частоты, а код суммы периодов. приравнивают к коду периода не равной нулю частоты. Вводятся новые операции: одновременное первое деление опорной частоты на цифровые коды периодов и второе деление опорной частоты на цифровые коды суммы периодов и модуля пересчета; кодирование периода импульсной последовательности от первого деления импульсами, от второго деления и деление опорной частоты на этот код.

2 ил.

1278844

»»

F»

Fã

+ N ро» г р»

Nõ= N»

Г, и F

Г

» 2

Г F г

Foz Гc

Ъ ро»

Р О22

N, I

А»

Г

Иг р„ р„

Р02 F» F2

Р (Р + F) !

Аг

Рм

Р»2 1»

Й.

Г,,(р,+F,) m, Аг

Г =-m (Г +Р), gb»y, »» г

rAe юьй

Р 2 ро»

Ъ,.

ТА»

Го»

N г р

Го н ,» где N;, М ро»

Foz Ргрг

F F„ и цифровой периодов

Изобретение относится к области автоматики и вычислительной техники, в частности к устройствам алгебраического суммирования частот частотно-, импульсных сигналов, и предназначено для преимущественного использования в системах регулирования тягового

@синхронного электропривопа, содержа. щего статические преобразователи частоты. о

Цель изобретения — увеличение надежности процесса суммирования.

Особенность»о тягового асинхронного злектропривода, содержащего статические преобразователи частоты, яв- 15 ляется многозонное амплитудно-частотное регулирование тягово-энергетических характеристик асинхронных двигателей, что приводит к необходимости рационального многозонного управления частотой коммутации главных и коммутирующих вентилей за период выходной частоты статического преобразователя частоты, что накладывает особые требования на протяжении

25 всего срока службы алгебраического суммированного устройства на точность реализации выходной функции в каждой зоне многозонного регулирования: выходная частота алгебраического суммирующего устройства; частота вращения ротора 35 асинхронного двигателя, заданное значение частоты скольжения; модуль пересчета, дискретно принима»ощий значения m, 40 в соответствии с i-й зоной управления частотой коммутации главных и коммутирующих вентилей за период выходной частоты статического преоб- 45 разователя частоты.

Суж»ируемые частоты Р! и Рг двух импульсных последовательностей преобразуют в цифровые коды периодов — цифровые коды периодов

Т, и Тг частот Р, и Рг;

- частота первого опорного генератора; код алгебраической суммы

Далее одновременно формируют две импульсные последовательности: в про цессе первой цепи последовательных делений второй опорной частоты Fo на цифровые коды периодов первой и второй входных частот (частота Р„ общем случае больше Рщ,) и в процессе второй цепи последовательных делений второй опорной частоты на цифровые коды алгебраической суммы периодов и модуля пересчета

Далее кодируют периоды Т импульсной последовательности Гд,, полученной от первой цепи последовательных делений, импульсами импульсной последовательности Р!» (период

Т ), полученной от цторой цепи последовательных делений, Рд,, (Р,+Р,)

Далее первую опорную частоту делят на полученный код и получают выходную импульсную последовательность с частотой следования импульсов

Fo»

F =- — - - = (F + F ) вых

При равенстве нулю одной из входных частот (например Р, =0) первое деление производят на цифровой код во второй степени периода на равной нулю входной частоты, например на (И )2:

F02 А» РОг

F (N )2

1278844 а цифровой код алгебраической сумы периодов приравнивают цифровому коду периода на равной нулю входной частоты (для данного примера И = И ), тогда при втором делении сформируют- 5 ся импульсные последовательности

Fo Fo Гг

Fîi

Ео г.

Г m; о1

Fî2

ЕЬгш

Г дг

Дг а выражения N и Г „ для данного

8III B примера примут вид

Гдг Го1 Fqi

N — — — — ° = — — =mГ к F m F арык N 1 г

Д1 z к

На фиг. 1 представлена функциональная схема устройства, реализующего предлагаемый способ; на фиг. 2 принципиальная схема блока выделения периодов.

Устройство (фиг. 1),состоит из блоков 1 и 2 выделения периодов входных частот F< и Гг, счетчика 3 импульсов,. блока 4 формирования кода суммы, выполненного в виде комбинационного сумматора, управляемых делителей 5-9 частоты, десяти групп элементов И 10-19, четырех групп элементов ИЛИ 20-23, двух элементов

И 24 и 25, двух элементов ИЛИ 26 и

27, блока 28 формирования кода модуля пересчета, двух генераторов 29 и

30 опорной частоты, входы 31 и 32 устройства, входы 33 и 34 управления режимом суммирования, выход 35 устройства.

Каждый из блоков выделения периодов содержит (фиг, 2) IK-триггер 36, элемент 37 задержки, элементы И 38 и 39, 2И-2ИЛИ 40, ИЛИ 41 и 42, счет— чик 43 импульсов, группу элементов И

44, регистр 45, элемент НЕ 46, прямые и инверсные выходы кода N и N, 45 три выхода управления соответствен- . но К, Д, П и три входа соответственно А, С и В.

Работа блока выделения периодов основана на кодировании периодов входной импульсной последовательности, поступающей на вход А, импульсами опорной частоты, поступающими на вход С, В исходном состоянии на прямом выходе IK-триггера 36 присутствует логический "0", на инверсном— логическая "1". Первый импульс входной импульсной последовательности, пришедший по входу A червя элемент

2И-2ИЛИ 40 проходит на выход Д, через элемент ИЛИ 41 устачавливает регистр 45 в ноль и через время, определяемое элементом 37 задержки, изменяют состояние IK-òðèããåðà 36, инвертора 46 и поступает на выход П через ИЛИ 42, на вход управления логической группой И 44 переноса и вход обнуления счетчика 43, причем передним фронтом этого импульса производится запись числа, находящегося в счетчике 43, в регистр 45 а задним фронтом счетчик 43 устанавливается в ноль. В момент записи числа в регистр 45 элемент И 38 заперт выходным сигналом инвертора 46.

После того, как счетчик 43 установился в ноль, на его счетный вход через открытый элемент И 38 по входу

С поступают импульсы опорной частоты. Второй импульс, пришедший по входу А, через элемент ИЛИ 41 устанавливает регистр 45 в ноль и через время, определяемое элементом 37 задержки, изменяет состояние инвертора 46 (выходной сигнал которого запирает элемент И 38), поступает на вход IK-триггера 36 (при этом состояние IK-триггера не изменяется), на вход управления группой И 44, вход обнуления счетчика 43, на выход П и через открытый элемент И 39 на выход К. При этом из счетчика 43 в регистр 45 запишется число

N = — F

Г

rpe à — частота следования импульсов по входу А.

После установки в ноль счетчика

43 процесс повторится. Если период

Т следования импульсов по входу А будет таким, что счетчик 43 заполнится полностью (входная частота близка к нулю), импульс переполнения счетчика 43 поступает на вход К IK-триггера 36 (при этом IK-триггер возвратится в исходное состояние) и через элемент ИЛИ 41 установит регистр 45 в ноль, а через элемент ИЛИ 42 поступит на выход П. В исходном состоянии через элемент 2И-2ИЛИ 40 на выход Д проходят импульсы, поступающие на вход В, и первый импульс, поступающий на вход А.

Устройство для алгебраического, суммирования частот двух импульсных последовательностей работает следующим образом. 1278844 щие входы групп элементов И 15 и 18 и через ИЛИ 27 — на управляющий вход группы элементов И 12. При этом на первый вход блока 4 формирования ко" да суммы поступает через группу элементов И 12 код N< а на второй вход — через группы элементов И 15 и ИЛИ 22 поступает код N . Код суммы периодов Ng через группы элементов И 18 и ИЛИ 23 поступает на входы управления и записывается в управля,емом делителе ?. В режиме вычитания

1частот логическая "1", сформирован55

Иа входы 31 и 32 (фиг. 1), соединенные соответственно с первыми входами А блоков 1 и 2, соответственно поступают входные импульсные пос-. ледовательности с частотами Р„ и Г, 5

У а на входы 33 и 34 поступают сигналы Q(Q) управления режимом суммирования: соответственно логические

111 и "0" при сложении и логические

"0" и " 1" при вычитании входных частот. Иа вторые входы С блоков 1 и 2 поступает опорная частота Г . Блоки о

1 и 2 входные частоты Р „ и Р преобразовывают в цифровые коды периодов, соответственно N u N, При

15 каждом формировании N (N ) блок 1(2) кратковременно (на время длительности входного импульса) формирует логические "1" на первом К и третьем

П управляющих выходах, если входная частота Р„ (Г ) отлична от нуля, или на втором Д и третьем П управля1ащих выходах, если входная частота Г<(F ) близка к нулю, или на третьем П уп25 равля ощем выходе, если входная частота F<(Р, ) равна нулю.

Когда входная частота Р - отлична от нуля, логическая "1", сформированная на первом управляющем выходе К блока 1, поступает на вход управления группы логических элементов И 11 переноса и код N через группы логических элементов И 11 и ИЛИ 20 переноса поступает на входы управления и записывается в управляемом делителе 8.

Когда входная частота Г отлична от нуля, аналогичным образом код И записывается в управляемом делителе 9.

Логическая "i", сформированная на„ третьем управляющем выходе П блока или 2, поступает на соответствующие входы ИЛИ 26 и в режиме сложения частот через И 24 поступает на управляю- ная на третьем управляющем выходе П блока 1 или 2, через ИЛИ 26 и И 25 поступает на управляющие входы групп элементов И 17 и 19 через ИЛИ 27 на управляющий вход группы элементов И 12. При этом на первый вход блока 4 поступает через группу элеМентов И 12 код N, а на второй .вход через группы элементов И 17 и

ИЛИ 22 с инверсных выходов блока 2 поступает код N . Код разности пери4 2 одов N через группы элементов И

i9 и ИЛИ 23 с инверсных выходов блока 4 поступает на входы управления и записывается в управляемом делителе 7.

Далее одновременно формируются две импульсные последовательности:

РА формируется в процессе первой цепи последовательных делений опорной частоты Р< на код И, в управляемом делителе 8 и деления полученной

I импульсной последовательности Р„ на

Д код Иz в управляемом делителе 9, а

Р формируется в процессе второй цепи последовательных делений опорной частоты Р на код N< в управляемом делителе 7 и деления полученной импульсной последовательности

F на код mi в управляемом делителе 6. Число импульсов N < импульсной последовательности Р, поступивших на счетный вход счетчика 3 за время периода Т импульсной последовательности F поступает на входы упА равления и записывается в управляемом делителе 5, который формирует выходную импульсную последовательность посредством деления опорной частоты Рр, на код Ы».

При равенстве нулю одной из входнык частот (например Р, =О) логическая " 1",, сформированная на втором выходе Д блока 1, поступает на вход управления группы элементов И 14 и код N,,c блока 2 через группы эле-. ментов И 14 и ИЛИ 20 поступает на входы управления и записывается в управляемом делителе 8, при этом первая цепь последовательных делений осуществляет деление опорной частоты

Рр2 на код И в управляемом делителе

8 и деление полученной импульсной последовательности Р р на код И в управляемом делителе 9, а логическая

"1", сформированная на третьем управляющем выходе П блока i, поступает на вход ИЛИ 26 управления, при

1278844этом на первый вход- блока 4 поступает код 1:, =О, а на второй вход — код N

Код суммы периодов, равный при этом

N> = К, поступает на входы управленйя и записывается в управляемом де- 5 лителе 7. Кроме того, логическая "1", сформированная на выходе К блока 2, поступает на третий вход В блока 1и

1 при Р =О проходит на второй управляющий выход Д блока 1. При этом так- 10 же код N с блока 2 поступает на входы управления делителей 8 и 9, а логическая "1", сформированная на третьем управляющем выходе П блока

2, поступает на вход ИЛИ 26 управления, аналогичным образом на первый вход блока 4 поступает код N = О, а на второй вход — N . Код суммы периодов N = N поступает на входы упг равления и записывается в управляе- 20 мом делителе 7. Далее одновременно формируются две импульсные последовательности F>, и F>г, а затем и выходная импульсная последовательность аналогично описанному.

При F = О аналогичным образом код

N поступает на входы управления и записывается в управляемых делителях

8 и 9, а код суммы периодов N = N поступает на входы управления и записывается в управляемом делителе 7.

Если F = О, а через некоторое время и F =0, то последний импульс импульсной последовательности F2, поступивший на вход A блока 2, обеспе- 35 чивает формирование на его управляющих выходах К и П логической "1", при этом код N поступает на входы управления и записывается в управляемые делители 8 и9, а код суммы пе- 40 риодов N = N поступает на входы уп2 равления и записывается в управляемом делителе 7. Поскольку по входу

А блока 2 импульсы входной импульсной последовательности не поступают, 45 то на выходе управления П блок 2 дополнительно сформирует логическую

"1", при этом выходной регистр блока

2 установится в ноль N =О, Логическая "1", сформированная на управ- 50 ляющем выходе П блока 2, поступает на вход ИЛИ 26 управления, при этом на первый вход блока 4 поступает код N =О, а на второй вход — N =О.

Код суммы периодов И = О поступает на входы управления и записывается в управляемом делителе 7. При этом

=О, а следовательно и Р = О, код

Б =О поступает на входы управления и записывается в управляемом делителе 5, при этом частота выходной им-, пульсной последовательности равна нулю F = О. ьых

Формула изобретения

Устройство для алгебраического суммирования частот двух импульсных последовательностей, содержащее два генератора опорной частоты, счетчик импульсов, блок формирования кода суммы, два блока выделения периодов, два управляемых делителя частоты, причем первые информационные входы блоков выделения периодов являются соответственно первым и вторым входами устройства, вторые информационные входы блока выделения периодов соединены с выходом первого генератора опорной частоты, выход первого управляемого делителя частоты соединен со счетным входом второго управляемого делителя частоты, о т л ич а ю щ е е с я тем, что, с целью увеличения надежности процесса суммирования,в него введены блок формирования кода модуля пересчета, три управляемых делителя частоты, десять групп элементов И, четыре группы элементов ИЛИ, два элемента И и два элемента ИЛИ, причем каждый блок выделения периода содержит IK-триггер, элемент задержки, элемент HE два элемента И, счетчик импульсов, регистр, элемент 2И-2ИЛИ, два элемента ИЛИ, при этом выход первого генератора опорной частоты соединен со счетным входом третьего управляемого делителя частоты, управляющие входы которого соединены с выходами первой группы элементов И, первые входы которых соединены с выходом второго управляемого делителя частоты и входом обнуления счетчика импульсов, счетный вход которого соединен с выходом четвертого управляемого делителя частоты, выходы счетчика импульсов сое динены с вторыми входами первой группы элементов И, выходы блока формирования кода модуля пересчета соединены с входами управления четвертого управляемого делителя частоты, счетный вход которого соединен с выходом пятого управляемого делителя частоты, счетный вход которого соединен с выходом второго генератора опорнои частоты и счетным входом первого управляемого делителя частоты, входы

1278844

)О управления которого соединены с выходами первой группы элементов ИЛИ, выход элемента 2И-2ИЛИ первого блока вьделения периода соединен с первыми входами элементов И гзторой группы, вторые входы которых соединены с ггрямыми выходами регистра нторогоблока вьделения периода, с первыми. входами элементов И третьей и четвертой групп, прямые ныходы регистра первого блока вьделения периода соединены с первыми нхацами элементов И пятой, шестой и седьмой групп, выход первого элемента И первого блока выделения периода соединен с вторыми . входаии элементов И пятой группы и первым входом первой группы элеменга 2И-?ИЛИ второго блока выделения перйода, выход первого элемента И которого соединен с вторыми входами элементов И четнертой группы и первым вхоцом первой группы элемента

2И-2ИЛИ первого блока выделения периода, инверсные выходы регистра второго блока вьделения периода соединены с первыми входами элементов И восьмой группы, вторые входы элементов И седьмой группы соединены с выходом элемента 2И-2ИЛИ.второго блока вьщеления периода, выходы элементов

ИЛИ первого и второго блоков вьделения периода соединены с первым и вторым входами первого элемента ИЛИ, выход которого соединен с первыми входами первого и второго элементов

И„ нторые входы которых соединень1 соответственно с первым и >зторым входами управления режимом суммирования, выход первого элемента И соединен с первым входом второго элемента

И1ПЛ, вторыми входами элементон И. третьей группы и первыми входами элементов И девятой группы, вторые входы которых соединены с прямыми выходами блока формирования кода суммы, информационные входы первой группы которого соединены с выходами элементов

И шестой группы, вторые нходы которых соединены с выходом второго элемента ИЛИ, второй вход которого соеДинен с выходом второго элемента И, с вторыми входами элементов И восьмой группы и первыми входами элементов И десятой группы, вторые нхоцы которых соединены с инверсными вы— ходами блока фо рмирования када суммы, информационные входы второй г раппы которого соединены с выходами элементов ИЛИ второй группы, нходы которых соединены с выходами элементов P.: третьей и восьмой групп, выходы элементов II пятой группы соединены с входами элементов ИЛИ первой группы, выходы элементов И четвертой и седьмой групп и девятой и десятой групп соединены соответственно с входами элементов ИЛИ третьей" и четвертой групп, выходы которых соединеньг соответственно с входами управления нторого и пятого управляемых делителей частоты, выход третье20 го управляемого делителя частоты является гзыходом устройства, при этом выход элемента задержки блока выделения периода соединен с I-входом

IK-триггера, входом элемента НЕ, вхо25 дои установки нуля счетчика, первыгяг входами элементов И группы и первьгмьг нхоцами первых элементов И и ИЛИ, первые входы элемента зацержки второго элемента И являются соответственно перным и вторым информационными входами блакон вьщеления периодов, выход переполнения счетчика соединен с К-входом ХК-триггера и первым и вторым входами соотнетстненно вто35 рого и первого элементов ИЛИ, прямой вьгхоц .?К-триггера соединен с вторыми входами первого и второго элементов И, третий вход второго элемента И соединен с выходом элемента о НЕ.,:выход:второго элемента H соединен со счетным входам счетчика импульсон, вьгходы которого соединены с нторыми входагпг элементон И группы, выходы которых соединены с входа45 ми регистра, вход установки нуля которого соединен с ныходом второго элемента ИЛИ, нторой вход которого соединен с первым входом второй группы элемента 2И-2ИПИ и входом элемен5О та задержки, инверсный выход П1-триггера соединен с вторымг входами первой и второй групп элемента 2И-2ИЛИ.

1278844

1278844

Фиа 2

Составитель Н. Маркелова

Редактор Л. Гратилло Техред В.Кадар К орректор М. Шароши

Закаэ 6839/47 Тираж 671

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Проиэводственно-полиграфическое предприятие г Ужго П жгород,ул. роектная,4