Устройство связи для вычислительной системы

 

Изобретение может быть использовано в вьшислительных системах для организации связи между вычислительными модулями. Целью изобретения является повышение скорости и надежности передачи сообщений в вычислительной системе. Поставленная цель достигается тем,что в устройство введена дополнительная группа магистральных узлов со стандартным подключением к каналам связи и вычислительным модулям, при этом структура самого узла позволяет принимать из каналов связи и передавать в них информацию в синхронном режиме, а связь с вычислительными модулями осуществлять в асинхронном режиме. 1 3.п. ф-лы, 2 ил. (Л С

СО103 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

« ц 4 С 06 Ь 15/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3892081/24-24 (22) 26.04.85 (46) 23,12.86. Вюл. Р 47 (72) H.È.1<ðûëîâ, Б.П.Никофоров, В.А.Попов и Г.11,Рассохин (53) 681 ° 325 (088. 8) (56) Авторское свидетельство СССР, У 444062, кл. G 06 F 9/00,. 1972.

Авторское свидетельство СССР

Ф 734654, кл, G 06 F 3/04, 1977. (54) УСТРОЙСТВО СВЯЗИ ДЛЯ ВЬИИСЛИТЕЛЬНОЙ СИСТЕМЫ (57) Изобретение может быть использовано в вычислительных системах для

„„SU„„12 75 А1 организации связи между вычислительными модулями. Целью изобретения является повышение скорости и надежности передачи сообщений в вычислительной системе. Поставленная цель достигается тем,что в устройство введена дополнительная группа магистральных узлов со стандартным подключением к каналам связи и вычислительным модулям, при этом структура самого узла позволяет принимать из каналов связи и передавать в них информацию в синхронном режиме, а связь с вычислительными модулями осу ществлять в асинхронном режиме.

1 з.п. Ф-лы, 2 ил.

127

Изобретение относится к вычислительной технике и может быть испальзована в локальных вычислительных сетях для организации св".зи между вычислительными модулями.

Целью изобретеш«я является повышение быстродействия устройства и его надежности путем создания иерархической двуxópcçI«íåâoé организации связи.

Па фиг.! представлена структурная схема устройства; а фиг,2 структурная схема блока связи (допалнительногo блока связи).

Устройства содержит блок 1 синхронизации и блоки 2 связи (дополнительные блоки связи), каждый из которых имеет первый 3 и второй 4 тактовые входы, первые информационные вход 5 и выход 6, подключенные у блоков связи к соответствующим информационному «зхаду 7 и инфоомациопнаму выходу

8 устройства, вторые информационные вход 9 и выход 10, а также адресный IIõoä 11, подкзпоченнг»й к адресной шине 12 устройства.

Блок 2 связи содержит входной 13 регистр, первый 14 и втарай )5 выходные регистры, регистр )6 адреса, блок !7 cTeIcoBDA памяти, схему 18 сравнения, пять групп )9-23 элементов И, группу 24 элементов ИЛИ, первый 25 и второй 26 элементы И, элемент ИЛИ-!!К 27, элемент И. !И 28 и трп элемента 29-31 задерж.;».

Блок стекавай памяти представляет собой регистровую память магазин— ного типа.

Блок синхронизации вырабатывает две последаззательиаст1«тактовых импульсов, сдвинутых относительна друг друга па время. превыша пщее длительность переходных процессаг. в блоке 2 связи.

Устройства работает следующим образом.

В блоке 1 синхронизации вырабатываются две серии тактовых импульсов, сдвинутые друг относительна друга на время переходных процессов (прием информации, выдача информации, ретрансляция информации) в блоке 2

cвязи. Тактовые импульсы пocòóI«BIoò па )зсе блоки 2 и тем oæ I.I;i си. хранизируют процесс передачи ипфар1зации.

Передаваемая информация. поступая в блок 2 че!зез ннфармацисн:ный вход

9., размещается на входном регистре

8875 2

l3. При этом ее формат имеет следующий вид: адрес; данные.

Структура адреса: адрес дополни тельного блока связи (старшие разряды), адрес одного из группы блоков связи (младшие разряды), при этом в дополнительных блоках 2 связи анализируются лишь старшие разряды адреса, а в блоках 2 связи — все разряды адреса. При несовпадении старших разрядов адреса информация передается к следующему по порядку дополнительному блоку связи, при совпадении — к первому блоку 2 связи соответствующей группы. При несовпадении 1зсего адреса в блоке 2 связи соответствующей группы информация передается к следующему по порядку блоку 2 этой же группы, а при совпадении поступает на инфармацио1«ньй выход устройства

8. Информация, которую необходимо передать между блоками вычислитель «oII системы, постугает через инфор25 мационный Вход 7 устройства.

Информация, поступившая в блок 2 па входу 9, размещ ется на регистре )3 в зависимости от результата сравнения ее адресной части на схеме

18 сравнения, либо передается через

30 гэуппу элементов И 19, ИЛИ 24, регистр

) 4. группу элементов И 22 на выход 10 блока 7- либо через группу элементов

И 20, регистр 15, группу элементов

И 23 на выход 6 блока 2. Выдача че35 рез выход 10 происходит в случае не=: совпадения на схеме 18 сравнения адресной части поступившей информации и адреса, хранящегося в регистре 16; выдача через вход 5 — при совпадении.

Одновременно с выдачей информации через выход 6 осуществляется считывание информации из блока !7 стековой памяти и передача ее через группу элементов И 21, ИПИ 24, регистр !4, группу элементов И 22

IIa выход 10 блока 2 связи. Первичная информация, подлежащая передаче по вычислительной системе,.асинхронно

"0 поступает в блоки 2 связи через вход

5 и записывается в блок 17 с последующей выдачей описанным выше поряд" ком через выход 10.

Синхронизация работы блока 2 осуществляется двумя сериями тактовых импульсов, наступающими соответственна по входам 3 и 4. По Входу 3 тактовые импульсы поступают одновре75 4 синхронизации и N блоков связи (N— количество связываемых вычислительных модулей в системе), причем первый и второй выходы блока синхронизации соответственно подключены к первым и вторым тактовым входам блоков связи, первые информационные вхо-..: ды и .первые информационные выходы блоков связи являются соответствующими информационныл1и входами и выходами устройства соответственно, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия уст° ройства и его живучести за счет создания иерархической двухуровневой организации связи, блоки связи раздепены на Л! = (M) групп (где Л ) символ округления), устройство содержит М дополнительных блоков связи, причем первый и второй выходы блока синхронизации соответственно подключены к первым и вторым тактовым входам дополнительных блоков связи, второй информационный вход первого блока связи i-й группы (i=i,... È) подключен к первому информационному выходу

i-ro дополнительного блока связи, первый информационный вход которого подключен к второму информационному выходу блока связи с наибольшим порядковым номером в (i-l)-й группе, авторой информационный выход i-ro дополнительного блока связи (i=1,.

H-!) подключен к второму информационному входу (i+I)-го дополнительного блока связи, первый информационный вход первого донолпительного блока связи подключен к второму информаци- онному выходу блока связи с наибольшим порядковым номером в М-й группе, второй информационный вход первого дополнительного блока связи подключеи к второму информационному выходу М-го дополнительного блока связи, второй информационный вход каждого блока связи, начиная с второго, в каждой группе подключен K второму информационному выходу блока связи с на единицу меньшим порядковым номером в той же группе, адресные входы всех блоков связи подключены к адресной шине устройства. !

3.!

2788 менно на- вторые входы элементов И

25 и 26 и элемент 29 задержки. Элемент 29 задержки задерживает тактовые импульсы на время, необходимое для передачи поступившей информации с входа 9 либо на регистр 14, либо на регистр 15, после чего они обнуляют содержимое регистра. 13. С появлением информации на регистре 13 на одном из выходов схемы !8 срав- 10 нения -появляется сигнал, который поступает либо на первый вход эле» мента И 25, либо через элемент ИЛИ

28 на первый вход элемента И 26.

В первом случае, когда сравнение адресов дало несовпадение, на выходе элемента И 25 появляется. сигнал, открывающий группу элементов И !9, во втором случае, при совпадении, а также в случае, когда в регистр !3 не 20 поступила информация (высокий потенциал на выходе элемента ИЛИ-ПЕ

27), .на выходе элемента И 26 появля- ется сигнал, открывающий группы элементов И ?О и 2I и через элемент 30 задержки осуществляющий последовательный сдвиг информации в бл<>ке 17 памяти. По гходу 4 тактовые импульсы второй серии, сдвинутые относительно первой серии на время, необ- 30 ходимое для завершения всех процессов по приему информации, на регистры

14 и !5.поступают одновременно на группы элементов И 22 и 23, тем са.мым разрешая выдачу информации соот- 35 ветственно на выходы 10 и 6, а также - на элемент 31 задержки, который задерживает их на время, необходимое дпя завершения выдачи информации по выходам 10 и 6. С выхода элемента 31 40 задержки тактовые импульсы поступают на регистры !4 и 15 и сбрасывают > их в нулевое состояние. На этом завершается цикл работы блока 2 связи.

Использование предлагаемого уст- 45 ройства связи для вычислительных систем по сравнению с известным позволяет реализовать на практике принцип переменной логической структуры, что повышает надежность системы, а имен- 50 но выход из строя любого узла не приводит к отказу всей системы; существенно повысить скорость передачи информации между вычислительными людулями системы при увеличении их чис- 55 ла.

Формула изобретения

1. Устройство связи для вычислительной системы, содержащее блок.2. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что блок связи содержит входной регистр, первый и второй выходные регистры, регистр адреса, блок стековой памяти, схему сравнения, пять групп элементов И, !

278875

7В 7В 7В

7В 7ä 7В

Фиг. 1

78 76 группу элементов ИЛИ, два элемента

И, элемент ИЛИ-IIE элемент ИЛИ и три элемента задержки, причем инфор 1 мационный вход входного регистра является вторым информационным входом блока, выходы разрядов входного регистра подключены к первым входам соответствующих элементов И первой и второй групп, к соответствующим входам элемента ИЛИ-HE и к соответ- 10 ствующим разрядам первого информационного входа схемы сравнения, разряды второго информационного входа которой подключены к выходам соответствующих разрядов регистра адре- !5 са, вход которого является адресным входом блока связи, выход неравенства схемы сравнения подключен к первому входу первого элемента И, а выход равенства — к первому входу 20 элемента ИЛИ, второй вход которого подключен к выходу элемента ИЛИ-НЕ, а выход — к первому входу второго элемента И, вторые входы первого и, второго элементов И подключены к 25 первому тактовому входу блока связи и к входу первого элемента задержки, выход которого подключен к синхровходу входного регистра, выход первого элемента И подключен к вторым 30 входам элементов И первой группы, вывыходы которых подключены к первым входам соответствующих элементов

ИЛИ группы, вторые входы которых подключены к выходам соответствующих элементов И третьей группы, первые входы которых подключены к выходам соответствующих разрядов блока стековой памяти, информационный вход которого является первым информационным входом блока связи, а вход сдвига блока стековой памяти подключен к выходу второго элемента задержки вход которого подключен к выходу второго элемента И и к вторым входам элементов И второй и третьей групп, выходы элементов ИЛИ группы подключены к соответствующим информационным входам первого выходного регистра, синхровход которого подключен к выходу третьего элемента задержки и к синхровходу второго выходного регистра, информационные входы которого подключены к выходам соответствующих элементов И второй группы, выходы разрядов первого и второго выходных регистров подключены к первым входам соответствующих элементов

И четвертой и пятой групп соответственно, вторые входы которых подключены к входу третьего элемента задержки и к второму тактовому входу блока связи, а выходы образуют соответствующие разряды соответственно второго и первого информационных выходов блока связи.

Составитель Н.Захаревич

Редактор В.Иванова Техред Л,Кравчук Корректор Л.Пилипенко

Заказ 6841/49 Тираж 671 Подписное

БНИИПИ Государственного комитета СССР по делам изобретешш и открытий

1!3035, Москва, )К-35, Раушская на6., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4