Преобразователь дельта-модулированного сигнала в импульсно- кодомодулированный сигнал

 

Изобретение относится к автоматике и вычислительной технике. ЕГО использование в системах передачи данных позволяет повысить достоверность преобразования. Преобразователь содержит реверсивный счетчик, анализатор полярности, блок триггеров задержки, мультиплексор, делитель частоты и элемент И. Введение регистра сдвига, двух счетчиков, другого элемента И, элемента НЕ, элемента ИЛИ-НЕ и элемента сравнения обеспечивает устранение сбоев в режиме молчащего канала независимо от частоты их появления и полярности, а также более точное формирование выходного сигнала. I з.п. ф-лы. 2 ил. с S (Л

союз советсних

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (o 4 Н 03 М 7/32

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМ,К СВИДЕТЕЛЬСТВУ

ГОсудАРстВенный номитет сссР

ПО ДЕ/!АМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3931235/24-24 (22) 12. 07, 85 (46) 07. 01. 87. Бюл. N - 1 (7 1) Рижский политехнический институт им.А.Я.Пельше (7?) Г.Н.Котович и В.В.Хофмаркс (53) 681.32(088.8) (56) Авторское свидетельство СССР

1128385, кл. Н 03 К 13/24, 06.05.83.

Авторское свидетельство СССР

1Ф 1216831, кл. Н 03 М 7/32, 30.05.84. (54) ПРЕОБРАЗОВАТЕЛЬ ДЕЛЬТА-МОДУЛИРОВАННОГО СИГНАЛА В ИМПУЛЬСНО-КОДОМОДУЛИРОВАННЫЙ СИГНАЛ

„,SU„, 1282336 А1 (57) Изобретение относится .к автоматике и вычислительной технике. Его использование в системах передачи данных позволяет повысить достоверность преобразования. Преобразователь содержит реверсивный счетчик, анализатор полярности, блок триггеров задержки, мультиплексор, делитель частоты и элемент И. Введение регистра сдвига, двух счетчиков, другого элемента И, элемента НЕ, элемента ИЛИ-НЕ и элемента сравнения обеспечивает устранение сбоев в режиме молчащего канала независимо от частоты их появления и полярности, а также более точное формирование выходного сигнала. 1 з.п. ф-лы. 2 ил.

1282336

Изобретение относится к автоматике и вычислительной технике и может бьшь использовано в системах передачи данных.

Цель изобретения — повышение до- 5 стоверности преобразования.

На фиг. 1 изображена функциональная схема преобразователя; на фиг.2— временные диаграммы его работы.

Преобразователь дельта-модулированного (ДМ) сигнала в импульснокодовомодулированный (ИКМ) сигнал содержит делитель 1 частоты, анализатор 2 полярности, элемент НЕ 3, счета 15 чики 4 и 5, элемент 6 сравнения, реверсивный счетчик 7, регистр 8 сдви-, га, первый и второй элементы И 9 и

10, элемент ИЛИ-НЕ 11, блок 12 триггеров задержки, мультиплексор 13, информационный и тактовый входы 14 и 15, выход 16. Анализатор 2 полярности выполнен на двухразрядном регистре 17 сдвига, двух элементах И

18 и 19 и элементе ИЛИ 20.

На фиг.2 обозначено: и — входной ДМ-сигнал Y(t) о — сигнал П(с) на выходе анализатора 2;

Ь - тактовые импульсы с частотой

f,ÄÈ-сигнала; — К-сигналы Р (r) на выходах

J разрядов регистра 8 сдвига; л — сигнал С(с) на выходе второго элемента И 10;

>л — 0-сигналы А.(с) на выходах ре35

1 версивного счетчика 7; и — тактовые импульсы I(t) ИКМсигнала на первом выходе делителя 1 частоты;.

Р— сигнал S(t) знака. ИКМ-сигнала на выходе элемента 6 сравнения.

Преобразователь ДМ-сигнала в ИКМсигнал работает следующим образом.

Входной сигнал в виде ДМ-последо45 вательности У(с) поступает со входа

14 на вход управления реверсивного счетчика 7. Последний является идеальным интегратором, т.е. его выходной сигнал содержит в себе также накопленные ошибки, при наличии сбоев в ДМ-сигнале. Под сбоем в последовательности ДМ-сигналов следует понимать появление двухэлементной пачки

ДМ-сигналов (нулевой или единичной) в режиме молчания. Обнаружение такой пачки производится анализатором 2 полярности, в сигнале П(с) которого длина пачек ДМ-символов по сравнению с входным сигналом У(с) будет укорочена на один символ ДМ. Информацию о наличии сбоя в последовательности

ДМ-сигнала У(с) получают, подавая сигнал П(с) на регис.тр 8 сдвига. Появление сигнала на выходе первого элемента И 9 (при использовании семиразрядного регистра 8 сдвига) означает, что как до, так и после сбоя сигнал Y(t) на протяжении, как минимум, трех тактов ДМ состоит из чередующихся символов 1 и О. При занятом канале любая из комбинаций сигналов

Р (t)...Ð(ñ) будет иметь вид, отличающийся от 0001000. При наличии двухэлементной пачки ДМ-символов в начале или конце полезного сигнала появлению единичного импульса на выходе схемы эквивалентности препятствуют сигналы

P „(с) =1 и Р, (с) =1 соответственно.

В процессе работы преобразователя может случиться, что при занятом канале на протяжении семи тактов ДМсигнала возникает ситуация, похожая на сбой в последовательности ДМ-сигналов (сигналы Р,(с)...P (с) образуют комбинацию 00010С). Однако при занятом канале число, записанное в реверсивном счетчике 7, должно быть больше, чем 1. Поэтому при наличии высокого логического уровня хотя бы на одном выходе реверсивного счетчика 7 (сигналы А (t)...À„(ñ)), кроме младшего, на выходе элемента ИЛИ-HE

11 высокий логический уровень отсутствует и сигнал С(с) равен нулю.

При этом не происходит уменьшения постоянной составляющей выходного

ИКМ-сигнала.

Выходной сигнал А (с)...А (с) реверсивного счетчика 7 поступает на входы блока 12 триггеров задержки, предназначенного для записи значения аппроксимирующего сигнала при

ДМ. Для перевода параллельного кода (сигналы А (с)...A (с)) в последоа к вательный применен мультиплексор 13.

На вход старшего разряда блока 12 триггеров задержки подается знак

ИКМ-слова, который получен на основании анализа последовательности ДМсимволов Y(t) и ее инверсной последовательности счетчиками 4 и 5. Счетчик 4 считает импульсы, указывающие на увеличение аппроксимирующего напряжения при восстановлении ДМ-сигнала, а счетчик 5 — импульсы, ука1282336

1. Преобразователь дельта-модулированного сигнала в импульсно-кодомодулированный сигнал, содержащий 35 первый элемент И, реверсивный счетчик, выходы которого с нулевого по

К-й подключены к соответствующим с нулевого по К-й информационным входам блока триггеров задержки, выходы 40 которого соединены с соответствующими информационными входами мультиплексора, делитель частоты, первьгй и второй выходы которого соединены с входами считывания соответственно 45 блока триггеров задержки и мультиплексора, выход которого является выходом преобразователя, анализатор полярности, информационный вход которого и вход делителя частоты яв- 50 ляются соответственно информационным и тактовым входами преобразователя, отличающийся тем, что, с целью повышения достоверности презывающие на уменьшение аппроксимирующего напряжения.

Элемент и сравнения в случае, когда число в счетчике 4 к концу цикла ИКМ больше числа во втором счетчике 5, выдает сигнал низкого уровня, соответствующий положительному знаку ИКМ вЂ сло. Когда показа— ния счетчика больше показания первого счетчика 4, выдается высокий .погический уровень S(t), соответствующий отрицательному знаку HKMслова.

Выходными сигналами делителя 1 являются синхроимпульсы I(с) для ус— тановки в "0" счетчиков 4, 5 и считывания показаний элемента 6 сравнения и блока 12 триггеров задержки с частотой циклов ИКМ-сигнала. Делитель 1 частоты осуществляет также тактирование мультиплексора 13 для получения ИКМ-сигнала в последовательном коде.

Таким образом, устранение сбоев в режиме молчащего канала происходит независимо от частоты их появления и полярности. Кроме того, в преобразователе осуществляется более точное формирование кода ИКМ-сигнала.

Формула изобретения

f0

30 образования, в него введены регигтр сдвига, счетчики, элемент сравнения, эпемент ИЛИ-НЕ, второй элемент И и элемент НЕ, вход которого соединен с информационным входом первого счетчика, информационный вход второго счетчика обьединен с входом элемента

Ш., управляющим входом реверсивного счетчика и подключен к информационному входу преобразователя, выходы реверсивного счетчика с первого по К-й подключены к соответствующим входам элемента ИЛИ-НЕ, выход которого соединен с первым входом второго элемента И, выходы счетчиков подключены к соответствующим информационным входам элемента сравнения, выход которого соединен с (К+1)-м информационным входом блока триггеров задержки, первый выход делителя частоты соединен с входом считывания элемента сравне— ния и входами обнуления счетчиков, входы синхронизации которых объединены с входами синхронизации реверсивного счетчика, регистра сдвига и анализатора полярности и подклю— чены к тактовому входу преобразователя, выход анализатора полярности соединен с информационным входом регистра сдвига, прямой выход среднего разряда и инверсные выходы остальных разрядов которого подключены к соответствующим входам первого элемента

И, выход которого соединен с вторым входом второго элемента И, выход которого подключен к входу запрета счета реверсивного счетчика.

2. Преобразователь по п.1, о т л и ч а ю шийся тем, что анализатор полярности выполнен на элементах И, ИЛИ и двухразрядном регистре сдвига, прямые и инверсные выходы разрядов которого подключены к сооч— ветствующим входам соответственно первого и второго элементов И, выхо-. ды которых соединены с соответствующими входами элемента ИЛИ, выход которого является выходом анализатора полярности, информационный вход и вход синхронизации двухразрядного регистра сдвига являются соответствующими входами анализатора полярности.

128233б й) б

%un.1 о=

Pp(<)Q

Составитель О.Ревинский

Редактор Н.Егорова Техред М.Ходанич Корректор Л.Пилипенко

Заказ 7286/58 Тираж 899 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгсрод, ул.Проектная, 4