Устройство для трансляции кодов с одного языка на другой
Изобретение относится к вычислительной технике. Целью изобретения является повышение производительности . Устройство содержит блок 1 памяти адресных слов, блок 2 памяти выходных слов, буферный запоминающий блок 3, коммутатор 4 адреса, регистр 5 адреса , регистр 6 адреса, буферный регистр 7, регистр 8 выдачи, мультиплексор 9, дешифратор 10, группу 11 блоков элементов ИЛИ, блок 12 элементов И, группу 13 блоков элементов И, триггер 14 запуска, блок 15 синхронизации . 2 ил.
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН (дц 4 G 06 F 15/38, 9/44
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
H A BTOPCHOMY СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ.(21) 3934725/24-24 (22) 17.07.85 (46) 15.01.87. Бюл. 9 2 (71) Ленинградский политехнический институт им. М.И.Калинина (72) В.А.Мельников и В.Н.Самошин (53) 681.325.5(088.8) (56) Авторское свидетельство СССР
Ф 1115063, кл. G 06 F 15/38, 1983.
Патент США У 4439836, кл. С 06 F 15/38, опублик. 1984 °
Авторское свидетельство СССР
N - 1136183, кл. G Об F 15/38, 1983.
ÄÄSUÄÄ 1283798 A i (54) УСТРОЙСТВО ДЛЯ ТРАНСЛЯЦИИ КОДОВ
С ОДНОГО ЯЗЫКА НА ДРУГОЙ (57) Изобретение относится к вычислительной технике. Целью изобретения является повышение производительности. Устройство содержит блок 1 памяти адресных слов, блок 2 памяти выходных слов, буферный запоминающий блок 3, коммутатор 4 адреса, регистр 5 адреса, регистр 6 адреса, буферный регистр 7, регистр 8 выдачи, мультиплексор 9, дешифратор 10, группу 11 блоков элементов ИЛИ, блок 12 элементов И, группу 13 блоков элементов
И, триггер 14 запуска, блок 15 синхронизации. 2 ил. PQ
1283798
Изобретение относится к вычислительной технике и может быть использовано в быстродействующих операционных системах, в частности в системах непосредственной реализации языков 5 высокого уровня, аппаратурных транслирующих системах, построенных на основе однотипных модулей.
Цель изобретения — повышение производительности.
На фиг ° 1 представлена схема устройства; на фиг.2 — функциональная схема буферного запоминающего блока.
Устройство содержит блок 1 памяти 15 адресных слов, блок 2 памяти выходных слов, буферный запоминающий блок (БЗБ) 3, коммутатор 4 адреса, регистр
5 адреса, регистр 6 адреса, буферный регистр 7, регистр 8 выдачи, мультип- 20 лексор 9, дешифратор 10, группу 11 блоков элеменTQB ИЛИ, блок 12 элементов И, группу 13 блоков элементов И, триггер 14 запуска, блок 15 синхронизации, вход 16 запуска устроиства, 25 информационные входы 17 устройства, вход 18 условий преобразования, выходы 19 и 20 устройства, группу 21 регистров, демультиплексор 22, группу
23 коммутаторов, группу 24 элементов
И, элемент И 25, элемент И 26, элемент ИЛИ 27, одновибратор 28.
Устройство функционирует следующим образом.
В исходном состоянии элементы па- 35 мяти устройства находятся в нулевом состоянии (за исключением разряда регистра 8 выдачи, определяющего окон- чание процесса преобразования входного слова). 40
Устройство может функционировать в двух режимах: режиме преобразования входного слова, поступившего на данное устройство; режиме передачи слова45 с заданного устройства на его преобразование,аналогичным устройством транслирующей системы. При этом передача слова с одного устройства на другое устройство системы осуществля-50 ется в процессе преобразования некоторого макрослова (макрооператора). входного языка.
При поступлении входного слова на первый вход 17 (другие входы 17 соединены с соответствующими выходами аналогичных устройств транслирующей системы) через группу 11 блоков элементов ИЛИ это слово заносится в первый регистр 21 (фиг.2) буферного запоминающего блока 3.
Буферный запоминающий блок организует обслуживание поступивших входных слов на преобразование в соответствии с дисциплиной первым пришел — первым обслужен. Так как в начальный момент времени все регистры 21 находились в нулевом состоянии, то на выходах группы 24 элементов И образуется управляющий код, поступающий на управляющий вход демультиплексора 22 и разрешающий запись входного слова с входа буферного запоминающего блока 3 в регистр 21, Состояние этого регистра будет отличным от нулевого и на выходе элемента И 24 будет сигнал логической единицы. Этот сигнал, поступая на управляющий вход демультиплексора
22, запрещает прохождение с его входа очередного входного слова в первый регистр 21 и разрешает заполнение последующих регистров.
Работа устройства начинается путем подачи импульса на вход 16. При поступлении этого импульса триггер 14 запуска переходит в единичное состояние и тем самым разрешает формирование серии тактовых импульсов с выходов блока 15 для синхронизации работы устройства.
С выхода первого регистра 21 информация первого входного слова поступает на выход буферного запоминающего блока 3 и с его выхода через коммутатор 4 адреса по тактовому импульсу заносится в регистр 5 адреса.
Входное слово представляет начальный адрес программы преобразования (трансляции) кодов (слов) входного языка в множество кодов (слов) выходного языка. При этом возможно три режима преобразования: "Один в несколько Один в один » "Несколько в один". Некоторые выходные слова могут быть "пустыми".
Устройство реализует ортогональное (двухуровневое) преобразование. На первом уровне происходит преобразование адресных слов, на втором — непосредственно формирование выходных слов. По очередному тактовому импульсу в буферный регистр 7 заносится адресное слово, определяющее режим работы, адрес очередного адресного слова и адрес выходного слова. В свою очередь, очередной адрес адресного слова определяется кодом условий проМультиплексор 9 реализует логичес- 15 кую функцию вида
ó4 =х1а+хгЕ +хзЕ2+,...,+х„„l „ где у — выходной сигнал мультиплекi сора 9; х1 кОнъюнкция e/ Q р с | со 2р ответствующая коду условий преобразования, разрешающему прохождение модифицируемого адресного разряда а без изменений; ?5
/ 3 М У ° а ° У <<1 f3 Х |, 3 И2 с(39 ° ° ° < 19
<«1cl,, Й3 кОнъюнкции саответ ствующие кодам, on- 30 ределяющим прохождение на выход мультиплексора 9 одного из сигналов условий преобразования Zq, Z,...,Z1, с входа 18. х =
2 х =
Если очередное адресное слово не зависит от условий преобразования, то то оно определяется кодом второго по- 4g ля буферного регистра 7. В третьем поле регистра 7 находится адрес выходного слова, который по очередному тактовому импульсу с выхода блока l5 заносится в регистр 6 адреса. Из 45 блока 2 памяти начинается выборка информации. По очередному тактовому импульсу выбранное выходное слово заносится в регистр 8 выдачи и с его выхода поступает на выход 19. Признак 5О окончания процесса преобразования на выходе регистра 8 выдачи исчезает и тем самым запрещается сдвиг информации в буферном запбминающем блоке 3 и ее прохождение через коммутатор 4 55 адреса для занесения в регистр 5.
Адрес очередного адресного слова с буферного регистра 7 через коммутатор
4 адреса заносится в регистр 5 адре3 12837 цесса преобразования с выхода первого поля буферного регистра 7, вторым полем буферного регистра 7 и меткойпризнаком.
Если очередное адресное слово за5 висит от некоторых условий процесса преобразования, то кад самого условия заносится в первое поле буферного регистра 7, во второе поле заносится немодифицируемая часть адреса, а пер- 1О вая метка-признак определяет мадифицируемый разряд адреса адресного слова.
98 4 са и далее. Устройство функционирует аналоги |на рассмотренному выше.
В там случае. если выдается последнее выходное слово после преобразования входного слова и в буферный заиаминаюший блок 3 от других аналоги.-11ь<х устрайс гг, или от супервизорнога устройства БхадньГх слав на преобразование не поступило та одновременно с выдачей последнего выходного слава с выхода регистра 8 выдается метка-признак окончания процесса преобразования. Эта метка-признак поступает на вход буферного запоминающего блока 3 и, так как регистры 21 нах;д,".ТО<я в ну. евам состоянии, на выходе элемента 25 образуется потенциал лсг3-.-ескай еди-1кц.3. Этим сигналом триггер 14 запуска устанавливается в нулевое состояние и работа устройства завершается.
Есrlll, Е3 буферном запоминающем блоке 3 была oallcсена информация на преобразование, та метка-признак окончания и;;".|цесса преобразования предыдущегп слава с выхода регистра 8 вь3дачи, .-<Осту †.1ая на вхпд буферного запоминающего блока 3. производит сдвиг информации в регистрах 21 и запись информации в регистр 5 адреса. Далее устройства функционирует аналогично ргссматрен1аму вьше.
Бтарай режим работы устройства являе r cя падреж. .1мам и Осуществляется в процессе =-"ürlo; Так пр|- необходимости передачи некотарь1х слав для их дальнейшего преобразования в адресное слово <,информация буферного регистра 7) заносится следующая и фармапия. B первое поле регистра 7 заносится кад устройства, которому необходима передать слово для дальие13п:ега его преобразования. В<. второе па.<с, как и в первом режиме, занос33тся адрес ачереднаго адрескага слава в третье поле регистра 7 заносится кад слава, которое необходимо для дальнейшего его преобразования, Кроме того, выход второй меткиприз::.ака регистра 7 определяет режим переда- и сгава аналогичному устройству, При выдаче метки-признака передачи слава кад устрсйства, которому необходимо предать эта слово, поступает на вход дешифратара 10. Последний преобразует двоичный код в унитарный код и аткрьп3ает cîîòâåòñòíóþùèé блок злеме13тов П группы 13 для передачи слава на один из выходов 20. С выхода 1283798 f0 25 устройства входное слово поступает на соответствующий информационный вход другого устройства и через группу 11 блоков элементов ИЛИ заносится в буферный запоминающий блок 3 для его дальнейшего преобразования. Формула изобретения Устройство для трансляции кодов с одного языка на другой, содержащее блок памяти адресных слов, блок памяти выходных слов, коммутатор адреса, первый регистр адреса, второй регистр адреса, буферный регистр, регистр выдачи, мультиплексор, блок элементов И„ триггер запуска, блок синхронизации, причем вход запуска устройства соединен с единичным входом триггера запуска, единичный выход которого соединен с управляющим входом блока синхронизации, первый выход блока синхронизации соединен с синхронизирующим входом первого регистра адреса, выход которого соединен с адресным входом блока памяти адресных слов, выход блока памяти адресных слов соединен с информационным входом буферного регистра, выходы разрядов первого поля которого соединены с ;управляющим входом мультиплексора, выход первой метки-признака буферного регистра соединен с первым информационным входом мультиплексора выходы разрядов второго поля буферного регистра соединены с первым информационным входом коммутатора адреса, выход которого соединен с информационным входом первого регистра адреса, второй выход блока синхронизации соединен с синхронизирующим входом буферного регистра, выход второго регистра адреса соединен с адресным входом блока. памяти выходных слов, выход которого соединен с информационным входом регистра выдачи, третий выход блока синхронизации соединен с синхронизирующим входом второго регистра адреса, четвертый выход блока синхро30 50 низации соединен с синхронизирующим входом регистра выдачи, информационный выход которого соединен с первым информационным выходом устройства, вход условий преобразования устройства соединен со вторым информационным входом мультиплексора, выход которого соединен с первым информационным входом коммутатора адреса, выход признака регистра выданьи соединен с прямым и инверсным управляющими входами коммутатора адреса, о т л и— ч а ю щ е е с я тем, что, .с целью повышения производительности, в него введены буферный запоминающий блок, группа блоков элементов И, группа блоков элементов ИЛИ и дешифратор, причем выходы разрядов первого поля буферного регистра соединены с информационным входом дешифратора, выход второй метки-признака буферного регистра соединен с управляющим входом дешифратора и с инверсным входом блока элементов И, выходы разрядов тре-тьего поля буферного регистра соединены синформационным входом блока элементов И и с информационными входами блоков элементов И группы, выходы дешифратора соединены соответственно с управляющими входами блоков элементов И группы, выходы которых соединены с вторым информационным выходом устройства, выход блока элементов И соединен с информационным входом второго регистра адреса, информационный вход устройства соединен с входами блоков элементов ИЛИ группы, выходы которых соединены с информационным входом буферного запоминающего блока, пятый выход блока синхронизации соединен с синхронизирующим входом буферного запоминающего блока, информационный выход которого соединен с вторым информационным входом коммутатора адреса, выход признака регистра выдачи соединен с входом признака буферного запоминающего блока, выход признака окончания которого соединен с нулевым входом триггера запуска. 1283798 Составитель А, Геренов Техред pf. Попович Корректор С.Черни Редактор В.Ковтун Заказ 7444/49 Тираж 670 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/Б Подписное Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4
