Устройство для определения позиционных характеристик непозиционного кода

 

Устройство,; для определения позиционных характеристик непозицирнного кода относится к области вычислительной техники и может быть использовано в системах обработки и передачи информации, использующих модулярные коды. Целью изобретения является расширение области применения за счет возможности вычисления ядра числа. Поставленная цель достигается тем, что устройство, содержащее двоичный сумматор, сумматор по модулю, два блока хранения констант, коммутатор, блок синхронизации и сдвиговой регистр, содержит блок умножения на константу и суммирования а также за счет соответствующих связей между имеющимися и введенными блоками. Техническое преимущество заявляемого изобретения заключается в обеспечении возможности определения наряду с рангом числа еще одной позиционной характеристики - ядра числа. 1 з.п. ф-лы, 4 ил. 4 табл. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 Н 03 Н 7/18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3911850/24-24 (22) .23.04.85 (46) 15.01.87, Бюл. Ф 2 (72) К.М.Сагдеев, С.Н.Хлевной и Н.И.Червяков (53) 681.3 (088.8) (56) Авторское свидетельство СССР

У 1125619, кл. G Об F. 5/00, 1983.

Авторское свидетельство СССР

В 1197090, кл. Н 03 М 7/18, 1984. (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ПОЗИЦИОННЫХ ХАРАКТЕРИСТИК НЕПОЗИЦИОННОГО КОДА (57) Устройство; для определения позиционных характеристик непозиционного кода относится к области вычислительной техники и может быть использовано в системах обработки и

„,SU„,, 12 948 А1 передачи информации, использующих модулярные коды. Целью изобретения является расширение области применения за счет воэможности вычисления ядра числа. Поставленная цель достигается тем, что устройство, содержащее двоичный сумматор, сумматор по модулю, два блока хранения констант, . коммутатор, блок синхронизации и сдвиговый регистр, содержит блок умножения на константу и суммирования, а также за счет соответствующих связей между имеющимися и введенными блоками. Техническое преимущество заявляемого изобретения заключается в обеспечении возможности определения наряду с рангом числа еще одной позиционной характеристики — ядра числа. 1 э.п. ф-лы, 4 ил. 4 табл. 1283948

Изобретение относится к вычислительной технике и может быть использовано в системах обработки и передачи информации, использующим модулярные коды.

Цель изобретения — расширение области применения за счет возможности вычисления ядра числа.

На фиг. 1 изображена структурная схема устройства для определения позиционной характеристики непозиционного кода, на фиг. 2 — схема блока синхронизации, на фиг. 3 — схема блока умноженчя на константу и суммирования; на фиг. 4 — временная диаграмма формирования сигналов блоком синхронизации.

Устройство для определения позиционных характеристик непозиционного кода (фиг. 1) содержит сдвиговый регистр 1, блоки 2 и 3 хранения констант, коммутатор 4, двоичный сумматор 5, сумматор 6 по модулю, блок 7 умножения на константу и суммирова-, ния, блок 8 синхронизации, информационный вход 9 устройства, выходы 10 и 11, ранга и ядра устройства, тактовый вход 12 устройства, входы 13 и 14 пуска и сброса устройства, выходы t519 блока 8 синхронизации. Блок 8 синхронизации (фиг. 2) содержит триггеры 20 — 22, распределитель 23 импульсов, счетчик 24 по модулю, дешифратор

25, элементы И 26-28, элементы 29-3 1 задержки.

Блок 7 умножения на константу и суммирования (фиг. 3) содержит умножители 32-34 на константу по модулю и сумматор 35 по модулю.

В работе устройства для определения позиционных характеристик непозиционного кода используется следующее.

Любое натуральное число N представимо в системе оснований б1, р

oCTàò1ûMH 0 1, QL ° ° °, g л

Оно может быть переведено в позици онную систему счисления согласно следующему выражению

1 1

К 1 (4 Пф (1) -"1 где r — ранг числа, Yl

Р„ = П p — диапазон представле1 «) ния чисел, Ш; Р11

В = — — — базисные числа од1 (), У нозначно соответствующие системе оснований;

m — решение сравнения

1 (mod p; ).

Расширим систему оснований, добавив избыточное основание,, тогда

11 1 (2) =N mod р„+ 1

В и обозначив

11 Р„„

m, P p„. получим

15 причем

0 „1 =б d.,+ ° ° ° +G„pL„+8R„(mod p>„) (4 где 6; и 8 — коэффициенты, определяемые системой оснований, а RN — ядро числа, определяемое как (5) Приняв с, = ь =...= c„, =0 ис„=1, R <=R p„, + +R8 Ä (mod Rz), (6) где

В, R .. = --—;

8; Ptl

В11 " . Р1 л

Pn D Pn

35 получим > что оС „„=- б сС „+ 8R „(mod p„„) (7) где =/./ ;б . = (— " ))(mode ) °

11+ l

8 = (Р„(-) ) (mod p „„) .

Таким образом, подставив (7) в (3), 45 получим ранг числа 2 1 также вычислим ядро числа RN.

Для уменьшения аппаратурных затк рат выбираем p „, = 2, где К вЂ” такое, что p„„op„ р1.

Это обеспечивает вычисление 2 11 с помощью двоичного сумматора.

Блоки 2 и 3 хранения констант могут быть выполнены на ППЗУ или коммутаторах с жестко расположенными на

55 входах кодами констант. В блоках хра= нения констант записаны коды совокупности констант//3; ;/ и /К g;/„ соответственно адресами, к которым являются коды остатков ol; и код но3 1283948 мера остатка i. Для случая P =3, P =

=5, Р =7 блок 2 хранения констант имеет кодировку, представленную в табл. 1.

0 1 2 3 4 5 6

Таблица 1

0 10 5 * * * *

0 3 6 9 12 * *

О 2 4 6 8 10 12

О 1 2 3 4 5 6

0 6 12 * * * *

О 16 10 7 4 * *

О 7 14 5 12 3 10

Двоичный сумматор 5 и сумматор 6 по модулю R выполнены накапливаю15 щими с возможностью обнуления.

Блок 7 преобразует коды остатка о п и ядра R в код величины „„ сй„,, /р„„, согласно (7) и может быть вййолнен в частном случае

20 на ППЗУ, имеющем следующую кодировку для случая представленного в табл. 3.

Т а б л и ц а 3

О 1 2 3 4 5 6 7 8 9 10 11 12 13 14

О 1 2 3 4 5 6 7 8 9 10 11 12 13 14

t !

7 8 9 10 1 1 12 13 14 15 О 1 2 3 4 5

14 15 0 2 2 3 4 5 6 7 8 9 10 11 12

5 6 7 8 9 10 11 12 13 14 16 17 17 18 19

12 13 14 15 О 1 2 3 4 5 6 7 8 9 10

3 4 5 6 7 8 9 1О 11 12 13 14 15 О 1, 10 11 12 13 14 15 0 1 2 3 4 5 6 7 8

Таблица 4

Выход

В блоке 8 распределитель 23 им" 45 пульсов выполнен любым известным способом и на два выхода. Счетчик 24 по модулю 2 +2 считает тактовые импульи сы и формирует код номера остатка, причем "0" соответствует а,, 1 †o и так далее. Поскольку частота тактовых импульсов в 2 раза больше частоты выдачи кодов номера остатка, то к первому входу блоков 3 и 2 хранения констант подключены все выходные шины счетчика, за исключением шины младшего разряда. Дешифратор 25 является неполным и синтезируется с помощью следующей табл. 4 истинности.

Содержимое счетчика

T Г

2 -2 и

2„-21

2„+1

Первый выход дешифратора через элемент 29 задержки подключен к нуПриме чан не. + Означает, что содержимое ячейки может быть произвольным.

Блок 3 хранения констант имеет кодировку, представленную в табл. 2.

Таблица 2

1283948 левому входу триггера 21, второй выход — через элемент 30 задержки подключен к нулевому входу триггера 22, и третий — нулевому входу триггера 20. устройство для определения позиционных характеристик непозиционного кода работает следующим образом.

Б исходном состоянии импульс по входу 14 сброса запишет коды остатков М! — 11 „в сдвиговый регистр 1, обнулит сумматоры 5,и 6, счетчик 24, установит в исходное состояние распределитель импульсов 23 и триггеры

21 и 22. Первый вход коммутатора 4 ,скоммут1!ропан на его выход за счет подачи Ilo r å»1111»ëÿ логической !!1!! с выхода триггера ? 2 H«I управляюший вход, В ре:1ул. тате чего на первь1е входы блоков 2 и 3 хранения констант !. выхода c I .. T -IIIê«I ««4 Iioc I,!.!Iает код нуля, а с вых<эда сдвигового регистра 1 — код младшего остатка сс, .

Через время, равное длительности переходных процессов, на выходах блоков 2 и 3 хранения констант появля! 1ются коды вел11чины / Л,,1 > и

/ „,/„ соответственно, поступаю««! !/ f!I> щие на входы с.умматоров 5 и 6.

0 приходом импульса П ск ПО входу 13 пуска устройства па выходе триггера 20 псявится потенциал логической ед11ниць, Jco TopbN разрешит прохождение тактовых .импульсов (ТИ) со входа 12 через элемент И 26. С приходом первого ТИ распределитель 23 импульсов генерирует первый ТИ первой фазы, который появится на втором выходе 16 и пятом вьгходе 19 блока 8 !! !! и защелкнет коды величи»ы в сумматорах 5 и 6 сoDтветствепно«

С приходом -„ e,;Iyioiqei ТИ распределитель 23 им1ульсов генерирует ТИ второй фалы, который появится на первом выходе .17 блока 8 и сдвинет содержимое р=ã-,::..IcTðà i т„е, «a. Oco выходе появится код остатка, 11, и изменит Величи1Г, - кода НОмера ocT«IT— ка i„ íà К-1 старших выходных шинах !

"четчика 24 будет код единицы, где

1(— I caro раэр."дов счетчика. Таким образом, через время окончания пе— реходных процессов на выходе блоков

3 и 2 хра Ieния констант появятся коДЫ Величин/3 0ig «I !1!. ф |11 сооТ е, l+ - 1 !+

Р!!+1 Ь2 "2I Рв ветственно, Второй ТИ первой фазы увеличит содер11111мое д-.-о- 1 !Ого сум5

f5 маторов 5 и 6 па укаэанные величиЬП1 КОДОВ.

Далее процесс работы аналогичен описанному.

2 (п-1) -й ТИ сдвинет содержимое регистра 1, в результате чего на его выходе появится код старшего остатка 1 „, а также изменит состояние счетчика 24, íà его старших выходных шинах будет код номера старшего основания — n-1. На первом выходе дешифратора 25 появится положительный импульс, который через эле» мент 29 задержки сбросит триггер 21 в нулевое состояние, в результате чего запрещен сдвиг содержимого регистра 1 Задержка необходима для устранения возможности обрезания последнего тактового импульса, сдвигающего содержимое регистра 1. С приходом следующего ТИ рас1тр!еделитель 23 импульсов генерирует ТИ второй фазы, который изменит содержимое сумматоров 5 и 6 на величины

/P„1 „/tIä,, и /Г, 9,/< соответственно. На выходе сумматора 6, т.е. на выходе 11 устройства, будет сфор-! миров«1» КОД ядра чис 1я ° Кроме ТОГО

ЗО код числа 2 -i с выхода счетчика 24 вызывает появление на втором выходе дешифратора 25 импульса, который через элемент 30 задержки установит триггер 22 в пулевое состояние, в результате чего запрещено прохожде— пие ТИ первой фазы, и-меняющих со— держимое сумматора 6. Задержка необходима для устранения воэможности обрезания последнего ТИ первой фазы, изменяющего содержимое сумматоров о

Г

Нулевой потепцпал с выхода триггера 22 подключен »Торой вход ком— мутатора 4 па его выход. Поскольку с момента установки триггеров 21

45 .. и 2 в пулевое состоя»не пе проиэокдет изменения кодов !;-, и Н1, па выхо>! ««I C B»DOB OI pn CIIC Tp«I 1 тора 6, то на выходе блока 7. через время окончания переходных процес50 сов, появится код величины/Л,1 „„/

«! !\«1 который через коммутатор 4 поступает »а вход двоичного су ьматора 5.

Последний 2„+ 1 †ТИ вызывает появление на первом выходе распредели55 теля 23 импульсов ТИ первой фазы, которьгй защелкнет указанный код в двоичном сумматоре 5, на его выходе установится код ранга числа. I(poI Ie

12839 того, последний ТИ вызывает появление на третьем выходе дешифратора 25 импульса, который .установит триггер

20 в нулевое состояние, и закроет элемент И 2б, прекратив прохождение

ТИ. На этом работа устройства заканчивается.

Формула изобретения

t0

1. Устройство для определения позиционных характеристик непозиционного кода, содержащее двоичный сумматор, сумматор по модулю, два блока хранения констант, коммутатор, блок синхронизации и сдвиговый регистр, причем информационный вход устройства соединен с информационным входом сдвигового регистра, вход размещения приема которого соединен с входами обнуления двоичного сумматора и сумматора по модулю и с входом сброса устройства, тактовый вход, входы пуска и сброса которого соединены соответственно с входами блока

25 синхронизации, первый выход которого соединен с старшими разрядами адресного входа первого и второго блоков хранения констант, младшие разряды адресного входа которых соединены с выходом сдвигового регистра, выход первого блока хранения констант соединен с первым информационным входом коммутатора, выход которого соединен с информационным входом двоичного 35 сумматора, выход которого является выходом ранга устройства, второй, третий, четвертый и пятый выходы блока синхронизации соединены соответст48

8 венно с тактовыми входами двоичного сумматора и сдвигового регистра, управляющим входом коммутатора и с тактовым входом сумматора по модулю, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения за счет возможности вычисления ядра числа, оно содержит блок умножения на константу и суммирования, причем выход второго блока хранения констант соединен с информационным входом сумматора по модулю, выход которого является выходом ядра устройства, выходы сдвигового регистра и сумматора по модулю соединены соответственно с первым вторым входами блока умножения на константу и суммирования, выход которого соединен с вторым информационным входом коммутатора.

2. Устройство по п. 1, о т л и— ч а ю щ е е с я тем, что блок умножения на константу и суммирования, содержит три умножителя на константу по модулю и сумматор по модулю, причем первый и второй входы и выход блока умножения на константу и суммирования соединены соответственно с входами первого и второго умножителей на константу по модулю н с выходом третьего умножителя на константу по модулю, выходы первого и второго умножителей на константу по модулю соединены соответственно с входами первого и второго слагаемого сумматора по модулю, выход которого соединен с входом третьего умиожителя на константу по модулю.

1283948

Фиг,2

1.0л I/

Р о!

Юсааиодка

"Пуск"

7и ти 1 Цразы

19

Ти 2 <разы

TH3 pxUbt

Подписное

Тираж 899

BHHHIIH Заказ 7458/57

Произв.-полигр. пр-тие, r. Ужгород, ул. Проектная, 4