Устройство тактовой синхронизации

 

Изобретение относится к системам передачи дискретной информации по каналам связи. Цель изобретения увеличение точности синхронизации .. при уменьшении отношения мощности сигнала к мощности шума. Устр-во содержит регенератор 1, демультиплексор 2,п накопительных,счетчиков 3,- 3f,, г-р 4 опорной частоты, делитель 5 опорной частоты, эл-т ШШ 6, блок 7 установки режима, блок 8 формирования синхросигнала состоящий из блока 9 управляющих сигналов и блока 10 формирована синхросигнала, блок II усреднения, состоящий из контроллера ввода-вывода 12 и микроэвм 13. 9 ил. % (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

511 4 Н 04 Ь 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ASTOPCHQMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

Гю делАм изОБРетений и. ОткРытий (21) 3868957/24-09 (22) 1 9. 03.85 (46) 15.01.87.Бюл. У 2 (71) Красноярский политехнический институт (72).А.И.Туркин (53) 621 .394.662 (088.81 (56) Авторское свидетельство СССР

11» 1137585, кл. Н 04 L 7/00, 1984. (54) УСТРОЙСТВО ТАКТОВОЙ СИНХРОНИЗА-.

ЦИИ (57) Изобретение относится к системам передачи дискретной информации по каналам связи. Цель изобретения увеличение точности синхронизации . при уменьшении отношения мощности сигнала к мощности шума. Устр-во содержит регенератор 1, демультиплексор 2, и накопительных счетчи-ков 3» — 3, r-p 4 опорной частоты, делитель 5 опорной частоты, эл-т

ИЛИ 6, блок 7 установки режима, блок 8 формирования синхросигнала состоящий из блока 9 управляющих сигналов и блока 10 формирования синхросигнала, блок ll усреднения, состоящий из контроллера ввода-вывода 12 и микроЭВИ 13. 9 ил.

12839

Изобретение относится к системам передачи дискретной информации по каналам связи и может быть использовано при синхронной обработке сообщений для формирования последовательностей синхроимпульсов.

Цель изобретения — увеличение точности синхронизации при уменьшении отношения мощности сигнала к мощности myMa.

На фиг.1 представлена структурная электрическая схема предлагаемого устройства тактовой синхронизации; на фиг ° 2 — структурная электрическая схема блока установки режима; на фиг.3 — структурная электрическая схема блока формирования сигнала; на фиг.4 — структурная электрическая схема контролера ввода — вывода; на фиг.5 — структурная электрическая схема блока передачи пусковых команд; на фиг.6 — структурная электрическая схема блока считывания программы с ППЗУ; на фиг.7 — структурная электрическая схема блока регистра состояния; на фиг.8 — структурная электрическая схема блока передачи информации с накопительного устройства1 на фиг.9 — структурная электрическая схема блока записи адреса временного интервала.

Устройство тактовой синхронизации содержит регенератор 1, демультиплексор 2, и накопительных счетчиков 3, †. 3, генератор 4 опорной частоты, делитель 5 опорной частоты, элемент ИЛИ 6, блок 7 установки режима, блок 8 формирования синхросигнала, состоящий из блока 9 управляющих сигналов и блока 10 формирования

40 синхросигнала, блок 11 усреднения, состоящий из контроллера ввода — вывода

12 и микро-3ВМ 13.

Блок 7 установки режима содержит

Фдешифраторов нуля 14, элемент

ИЛИ 15, инвертор 16, первый и второй элементы И 17 и 18, первый и ВТ0 рой RS-триггеры 19 и 20.

Блок 8 формирования сигнала содер- 50 жит коммутатор 21, регистр 22, эле мент И 23, первый и второй элементы

ИЛИ 24 и 25 и элемент сравнения 26.

Контроллер-ввода — вывода 12 содержит 1 магистральных приемников 27, блок 28 передачи пусковых команд, блок 29 считывания программы с ППЗУ, блок 30 регистра состояния, блок 31 передачи информации с накопительного

91 2 устройства, блок 32 записи адреса временного интервала, дополнительный магистральный приемник 33, элемент

ИЛИ 34 и передатчик 35.

Блок 28 передачи пусковых команд содержит дешифратор 36, первый, второй и третий элементы И 37,38 и 39, триггер 40, первый и второй инверторы 41 и 42, интегрирующее звено 43, элемент ИЛИ 44, регистр 45, коммутатор 46 и передатчик 47.

Блок 29 считывания программы с

ППЗУ содержит первый и второй дешифраторы 48 и 49, первый и второй элементы ИЛИ 50 и 51, первый и второй элементы И 52 и 53» интегрирующее звено 54, первый и второй интеграторы 55 и 56, D-триггер 57, регистр

58, ППЗУ 59 и передатчик 60.

Блок 30 регистра состояния содержит дешифратор 61, D-триггер 62, элемент ИЛИ 63, элемент И 64, передатчик 65, первый и второй инверторы 66 и 67 и интегрирующее звено 68.

Блок 31 передачи информации с накопительного устройства содержит дешифратор 69, Ь-триггер 70, элемент ИЛИ 71, первый и второй элементы И 72 и 73, регистр 74, коммутатор 75, передатчик 76, интегрирующее звено 77, первый и второй инверторы

78 и 79.

Блок 32 записи адреса временного интервала содержит дешифратор

80, первый и второй элементы И 81 и 82, элемент ИЛИ 83, D-триггер 84, первый и второй инверторы 85 и 86 и интегрирующее звено 87.

Устройство тактовой синхронизации работает следующим образом.

Входной сигнал поступает на вход регенератора 1, с выхода которого на вход демультиплексора 2 приходит импульсная последовательность, состоящая из импульсов короткой длительности, временное положение которых в этой последовательности совпадает с временным положением моментов пересечения входным сигналом порогового уровня, который устанавливается в регенераторе 1 равным половине амплитудного значения напряжения входного сигнала. Демультиплексор 2 распределяет эту импульсную последовательность по накопительным счетчикам 3 в зависимости от адреса, который формируется делителем 5 и поступает на адресные

3 12839 входы демультиплексора 2 ° Таким образом, в накопительных счетчиках

3 содержится информация о распределении фронта входного сигнала по временным интервалам. Каждому номеРУ временного интервала соответствует определенный адрес, который поступа- . ет на демультиплексор 2. Количество адресов равно количеству накопительных счетчиков 3 и равно To /n, tp где Т вЂ” длительность элементарной посылки, — количество временных интервалов..

При переполнении одного из нако- 15 пительных счетчиков 3 сигнал с выхода элемента ИЛИ 6 поступает в блок 7. Если все накопительные счетчики 3 при измерении распределения фронта входного сигнала содержат 2р число, отличное от нуля, то на выходе дешифраторов 14,. которые дешифрируют состояние на выходе накопительных счетчиков 3, равное нулю, присутствует напряжение "0", которое через элемент ИЛИ 15 поступает на вход второго элемента И 18, запрещает прохождение сигнала с выхода элемента ИЛИ 6 на второй RS-триг-, гер 20 и разрешает прохождение сиг- 30 нала с выхода элемента ИЛИ 6 на пер,вый RS--триггер 19. Сигнал с выхода элемента ИЛИ 6 через первый элемент

И 17 поступает Hà S-вход первого

RS-триггера 19 и устанавливает его, при этом с инверсного выхода первого RS-триггера 19 сигнал поступает на стробирующий вход демультиплексора 2 и запрещает его работу.

Если хотя бы один из накопительных 40 счетчиков 3 содержит число нуль, то на выходе дешифратора 14, подключенного к такому накопительному счетчику 3, присутствует "1", которая через элемент ИЛИ 15 поступает 4g на вход второго эелемента И 18 и разрешает прохождение сигнала с выхода элемента ИЛИ 6 через второй элемент И 18 на второй RS-триггер 20. Прохождение сигнала с выхода элемента ИЛИ 6 на первый

RS-триггер 19 запрещено. В момент прихода сигнала с выхода элемента

ИЛИ 6 устанавливается второй RS-триг-. гер 20. С выхода второго RS-триггера 20 сигнал поступает на вход элемента И 23 и разрешает прохождение импульса с выхода генератора опорной частоты 4 через элемент И 23 и

9! 4 первый элемент !!!!И 24 на вход "3aпись" регистра 22 (фиг.3).

До прихода сигнала переполнения с выхода элемента ИЛИ 6, первого и второго RS-триггера 19 и 20 на прямых своих выходах имеют нулевые потенциалы. С прямого выхода первого RS-триггера !9 нулевой потенциал поступает на адресный вход коммутатора 21 и разрешает прохождение на регистр 22 текущего адреса временного интервала с делителя опорной частоты 5. Следовательно, как только первый RS-триггер !

9 установится под действием сигнала, поступающего с выхода элемента

ИЛИ 6, в регистр 22,записывается текущий адрес с делител 1 опорной частоты 5. Так как этот адрес соответствует моменту переполнения одного из накопительных счетчиков 3, то адрес является адресом временного интервала который соответствует временному положению фронта входного сигнала.

При поступлении этого адреса с выхода регистра 22 и текущего адреса с выхода делителя опорной частоты 5 на соответствующие входы элементы срав- нения 26 на выходе его имеет место импульсная последовательность, временное положение которой равно временному положению временного интервала, адрес которого записан в регистре 22, т.е. временному положению фронта входного сигнала. После запи= си адреса в регистр 22 сигнал с выхода второго элемента ИЛИ 25 осуществляет сброс накопительных счетчиков

3 и сбром второго RS-триггера 20, тем самым осуществляется подготовка к следующему измерителю распределения фронта входного сигнала. Если в момент прихода импульса с выхода элемента ИЛИ 6 числа в накопительных счетчиках отличаются от нуля, что соответствует уменьшению отношения

Рс/Рш устанавливается первый

RS-трйггер 19. Это вызывает запрет прохождения на счетные входы накопительных счетчиков 3 входного сигнала из-за подачи запрещающего потенциала с выхода первого RS-триггера

19 на стробирующий вход демультиплек" сора 2, а также изменение адреса коммутатора 21. При этом на регистр 22 проходит адрес, поступающий с контролера ввода — вывода 12. Потенциал с выхода первого RS-триггера !9 поступает также на вход передатчика 65 блока 30, при этом

5 12 микро-ЭВМ 13 переходит н режим обработки измеренного распределения входного сигнала, информация о котором находится в накопительных счетчиках 3. Микро-3ВМ 13 работает в программном режиме. Начинается эта программа с опроса состояния первого RS-триггера 19. Если первый

RS-триггер 19 не установлен, то опрос возобновляется. Если первый

RS-триггер 19 установлен, т.е. на его прямом выходе появляется сигнал, то микро-ЭВМ 13 начинает формирование усредненного распределения, используя измерение распределения фронта входного сигнала.

Далее определяется адрес временного интервала, который соответствует максимальному числу в сформированном усредненном распределении.

Для этого находится адрес наибольшего числа из чисел, записанных по адресам. Затем разряды найденного адреса записываются с шины микроЭВМ 13 через коммутатор 2) в регистр 22. После записи в регистр 22 адреса временного интервала сбрасывается первый RS-триггер 19 блока

7, а в микро-ЭВМ 13 заносится прого раммно адрес команды, которая начинает опрос регистра состояния. Контролер ввода — вывода 12 осуществляет обмен синхронизирующими сигналами с мифо-ЭBМ 13, обеспечивает подключение к магистрали адрес (данные микро-ЭВМ 13) необходимой информации с блоков устройства синхронизации и принятие информации, а также содержит программу работы микро-3ВМ 13.

Блок 28 предназначен для ввода микро-ЭВМ 13 начального адреса ППЗУ, где записана программа работы микроЭВМ 13. После пуска микро-3ВМ 13 на шине выставляет адрес в восьмеричном коде.

Дешифратор 36 (фиг.5) реагирует в случае, если на его входе выстав-. .ляется число в восьмеричном коде.

С установкой адреса микро-ЭВМ 13 вырабатывает сигнал МВУ, который поступает на вход первого элемента

И 37. С поступлением сигнала M ОБМ устанавливается триггер 40,.и сигнал

M ОБМ проходит через третий элемент

И 39 иа вход "Запись" регистра 45, на входах которого присутствует сигнал с шины микро-ЭВМ 13 и записывает в регистр 45 этот код ° С выхода

83991 6 (фиг.4) опрашивает первый RS-триггер 19 (фиг.2). Дешифратор 61 (фиг.7) реагирует только на адрес в восьмеричном коде. При этом на выходе дешифратора 61 появляется сигнал, ко40 торый с приходом сигнала М ОБМ устанавливает D-триггер 62. С приходом сигнала М ДЧТ открывается передатчик 65 и в микро-ЭВМ 13 поступает сигнал с прямого выхода первого

RS-триггера 19 (фиг.2) . Из сигнала

M ДЧТ формируется также сигнал М ОТВ.

Сигналом через элемент ИЛИ 63 происходит сброс D-триггера 62. Если первый RS-триггер 19 (фиг.2) не ус45

50 тановлен, работа повторяется. Если первый RS-триггер 19 установлен, то микро-ЭВМ 13 начинает формирование усредненного распределения на основании распределения фронта входного регистра 45 записанный код поступает на адресные входы коммутатора

46, на коммутирующих входах которо11 I! го установлены путем подачи 1 и "О". С приходом сигнала М ДЧТ через второй элемент И 38 на вход передатчика 47 код команды с коммутатора 46 поступает в микро-3ВМ 13.

Из сигнала М ДЧТ с помощью первого

10 инвертора 41, интегрирующего звена

43, второго инвертора 42 формируется сигнал М ОТВ, который поступает через элемент ИЛИ 44, передатчик 35 (фиг.4) на соответствующий вход мик15 ро-ЭВМ 13. Сигналом с выхода второго инвертора 42 через элемент ИЛИ 44 происходит сброс триггера 40. После того как микро-3ВМ 13 выполнила команды загрузки начального адреса

20 ППЗУ, происходит считывание программы с блока 29. По сигналу М ОБМ происходит также запись разрядов с микро-ЭВМ 13 в регистр 58. Код с выхода регистра 58 поступает на адресные, входы ППЗУ 59. С приходом сигнала M ДЧТ открывается передатчик 60, н код команды, записанный в ППЗУ по данному адресу, поступает в микро-3ВМ 13..

30 Из сигнала М ДЧТ происходит также формирование сигнала М ОТВ, означающего что в магистрале находится код команды. (Сигналом с выхода второго инвертора 55 через второй элемент ИЛИ 51 происходит сброс триггера 57. По командам с ППЗУ 59 сначала микро-ЭВМ

13 через блок регистра состояния 30

1283 сигнала, которое содержится в накопительных счетчиках 3-1 — 3-и (фиг.l).

Для формирования усредненного методом скользящего среднего распределения микро-ЭВМ 13 через блок 31 устанавливает связь с накопительными счетчиками 3-1 — 3- . На вход дешифратора 69 (mar.8) приходит адрес, который означает, что микро-ЭВМ 13 запрашивает числа, находящиеся в накопительных счетчиках 3-1 — 3-п (фиг.l). На выходе дешифратора 69 появляется сигнал, который поступает на вход D-триггера 70 ° На вход регистра 74 поступает с микро-ЭВМ 13 15 адрес временного интервала. С приходом сигнала М ОБМ устанавливается

D-триггер 70 и происходит запись в регистр 74 адреса временного интер— вала. Адрес временного интервала с 2Р выхода регистра 74 поступает на адресные входы коммутатора 75, на коммутируемые входы которого подается информация о распределении фронта входного сигнала содержащаяся в накопительных счетчиках

3-1 — 3-и. На выходе коммутатора 75 появляется число, соответствующее числу, которое содержит накопительный счетчик 3, работающий во вре- 30 менном интервале, значение адреса которого установлено на адресных входах коммутатора 75. С приходом сигнала М ДЧТ открывается передатчик 76 и число с выхода коммутатора 75 поступает в микро-ЭВМ 13. Из сигнала М ДЧТ формируется сигнал

М ОТВ для микро-ЭВМ 13 и сигнал

"Сброс" для D-триггера 70. Таким образом микро-ЭВМ 13 может извлечь. 40 число, находящееся в любом из накопительных счетчиков 3-1 — Ç-п.

После того, как будет найден адрес временного интервала, соответствующий максимальному числу в ус- 45 редненном распределении, э" îò адрес с помощью блока 32 записывается в регистр 22 (фиг.3) блока 8.

Блок 32 работает следующим образов. 50

На вход дешифратора 80 (фиг.9) с микро-ЭВМ 13 приходит адрес. Дешифратор 80 реагирует на него, выставляя на входе первого элемента

И 81 сигнал. С приходом адреса происходит установка сигнала М ПЗП,,ко. торый поступает на другой вход первого элемента И 81, на выходе кото991

8 рого устанавливается сигнал. С приходом сигнала М ОБМ происходит установка триггера 84. Затем микро-ЭВМ 13 устанавливает ад1рес временного интервала, соответствующнй максимальному числу в усредненном распределении, который поступает на коммутируемые входы коммутатора 21 (фиг.З) . По сигналу

M ДЗП, который через второй эле- ,мент И 82 и первый элемент ИЛИ 24 (фиг.З) поступает на вход запись регистра 22, происходит запись адреса временного интервала в регистр

22. Из сигнала M ДЗП формируется также сигнал М 0ТВ для микро-ЭВМ 13 и сигнал "Сброс" для D-триггера 84.

Формула изобретения

Устройство тактовой синхронизации, содержащее последовательно соединенные регенератор, демультиплексор, и накопительных счетчиков и элемент

ИЛИ, а также последовательно соединенные генератор опорной частоты и делитель опорной частоты, выходы которого подключены к соответствующим входам демультиплексора, при этом вход регенератора является вхо- дом устройства; о т л и ч а ю щ е ес я тем, что, с целью увеличения точности синхронизации при уменЬшении отношения мощности сигнала к .мощности шума, в него введены последовательно соединенные блок усреднения и блок формирования синхросигнала, а также блок установки режима, соответствующие входы которого подключены соответственно к выходу элемента ИЛИ и к объединенным входам

"Сброс" накопительных счетчиков и к соответствующему выходу блока формирования синхросигнала, а выходы блока установки режима подключены соответственно к соответствующим входам демультиплексора, блока формирования синхросигнала и к объединенным соответствующим входам блока формирования синхросигнала и блока усреднения, при этом выходы генератора опорной частоты и делителя опорной частоты подключены к соответствующим входам блока формирования синхросигнала, соответствующие входы блока усреднения подключены к соответствующим выходам накопительных счетчиков и к соответствующим входам блока установки режима, при этом вы- ход блока формирования синхросигнала является выходом устройства тактовой синхронизации.

1283991

1283991! ?83991

128399)

Составитель О.Константинова

Редактор Т.Митейко Техред А.Кравчук Корректор А.Обручар

Заказ 74б)/59 Тираж 637 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

)13035, Москва, Ж-35, Раушская наб., д.4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул. Проектная,4