Усредняющее устройство

 

Изобретение относится к устройствам фильтрации и усреднения электрических сигналов и может быть использовано в системах автоматики и информационно-измерительной техники. Целью изобретения является повышение помехоустойчивости устройства. Усредняющее устройство содержит интегрирующий усилитель 1, блок 2 памяти и повторитель 3, соединенные последовательно. Введение в устройство модулятора 4, блока 7 управления полярностью выходных импульсов модулятора, блока 6 задания опорного интервала времени и компаратора 5, а также соответствующих связей позволило повысить помехоустойчивость устройства не только при точном равенстве периода помехи некоторому фиксированному значению, но и при отклонении периода помехи от зтого значения. 1 з.п. ф-лы, 4 ил.

СОЮЗ СОВЕТСНИХ

РЕСПУБЛИН (59 4 G 06 С 7/18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ASTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3965770/24-24 (22) 17.09.85 (46) 23.01.87. Бюл. 1 3 (71) Пензенский политехнический институт (72) N.È. Михеев, В.Л. Михотин, . К.К. Романов и В.М. Шпяндин (53) 681.335(088.8) (56) Гутников В.С., Клементьев А.В., Лопатин В.В. Быстродействующие астатические усредняющие измерительные преобразователи с синхронным временным квантованием в прямой цепи.Труды ЛНУ, 1975, Р 342, с. 42-46.

Авторское свидетельство СССР

В 978161, кл. С 06 G 7/18, 1981.

Авторское свидетельство СССР

9 1023345, кл. С 06 G 7/18, 1982. (54) УСРЕДНЯИЦЕЕ УСТРОЙСТВО (57) Изобретение относится к устройствам фильтрации и усреднения..SU„„f 285489 А 1 электрических сигналов и может быть использовано в системах автоматики и информационно-измерительной техники. Целью изобретения является повышение помехоустойчивости устройства. Усредняющее устройство содержит интегрирующий усилитель 1, блок 2 памяти и повторитель 3, соединенные последовательно. Введение в устройство модулятора 4, блока 7 управления полярностью выходных импульсов модулятора, блока 6 задания опорного интервала времени и компаратора 5, а также соответствующих связей позволило повысить помехоустойчивость устройства не только при точном равенстве периода помехи некоторому фиксированному значению, но и при отклонении периода помехи от этого значения. l з.п. ф-лы, 4 ил.

85489 г вторим входами формирователей положительного 11 и отрицательного 12 фронтов импульса соответственно, выход формирователя 11 положительного фронта импульса и второй выход Аормирователя 12 отрицательного Аронта импульса соединены с соответствующими входами элемента ИЛИ-НЕ 13. Выход элемента ИЛИ-НЕ 13 соединен так10 же с S-входом RS-триггера 14, R-вход которого подключен к выходу Аормирователя 16 опорного интервала времени, вход которого подсоединен к выходу элемента И-НЕ 15. Прямой вьжод I5 RS-триггера 14 подключен к первому входу элемента И-НЕ 15, второй вход которого является тактирующим входом блока 6.

Формирователь 11 положительного фронта импульса состоит из двух RSтриггеров 17. Формирователь 12 отрицательного фронта импульса состоит из элемента НЕ 18 и двух RS-триггеров

19. Формирователь 16 опорного интервала времени содержит счетчики 20 и элемент И-НЕ 21.

Блок 7 управления полярностью выходних импульсов модулятора (фиг. Э) содержит делитель 22 частоты, форми® рователь 2Э импульсов прямого счета, формирователь 24 импульсов обратного счета, два реверсивных счетчика

25 и 26, элемент И 27, RS-триггер 28.

35 Делитель частоты 22 выполнен на

К8-триггере 29. Формирователи им= пульсов прямого 23 и обратного 24 счета содержат элементы И-HE 30 и

31. Реверсивные счетчики 25 и 26

40 выполнены на счетчиках 32 и 33 соответственно. Вход делителя 22 частоты является тактирующим входом блока 7, первые входы формирователей импульсов прямого 23 и обратно45 го 24 счета являются установочным входом блока 7.

1 12

Изобретение относится к устройс1вам фильтрации и усреднения электрических сигналов и может быть использовано в системах автоматики и информационно-измерительной техники.

Цель изобретения — повьппение помехоустойчивости устройства.

На Аиг. 1 представлена функциональная схема усредняющего устройства; на Аиг. 2 — структурная схема блока задания опорного интервала времени; на фиг. Э вЂ” схема блока управления полярностью выходных импульсов модуляторами на фиг. 4 - вре-

I менные диаграммы, поясняющие работу устройства.

Усредняющее устройство (фиг. 1) содержит интегрирующий усилитель 1, блок 2 памяти, повторитель 3, модулятор 4, компаратор 5, блок 6 задания опорного интервала времени, блок 7 управления полярностью выходных импульсов модулятора, генератор 8 импульсов, ключ 9, разделительный конденсатор 10. Модулятор

4, интегрирующий усилитель 1, блок

2 памяти и повторитель Э соединены последовательно. Выход повторителя

3 через ключ 9 подсоединен к информационному входу интегрирукщего усилителя 1 и является выходом устройства. Информационный вход устройства подключен к входу модулятора 4.и через разделительный конденсатор 10— к входу компаратора 5. Выход последнего соединен с установочными входами блока 7 управления полярностью выходных импульсов модулятора и блока 6 задания опорного интервала времени, тактовые входы которых подключены к выходу генератора 8 импульсов, группа входов блока 7 подсоединена к группе выходов блока 6. Соответственно выход блока 7 соединен с управляющим входом модулятора 4. Первый и второй выходы блока 6 подключены к входу управления записью блока 2 памяти и управляющему входу ключа 9.

Блок б задания опорного интервала времени (фиг. 2) содержит формирователь 11 положительного фронта импульса, Аормирователь 12 отрицательного фронта импульса, элемент ИЛИ-НЕ

13, RS-триггер 14, элемент И-ПЕ 15, формирователь 16 опорного интервала времени. Установочный и тактирующий входы блока задания опорного интервала времени соединены с первым и

Выход делителя 22 частоты подключен к первому входу формирователя

5р 23 импульсов прямого счета, первый и второй выходы которого подсоединены к первым входам реверсивных счетчиков 25 и 26 соответственно.

Первый и второй выходы фомировате55 ля 24 импульсов обратного счета подключены к вторым входам реверсивных счетчиков 25 и 26, выходы которых соединены с соответствующими входами элемента И 27. Выход элемен1285489 лителя по цепи входного сигнала и сигнала обратной связи

Выбирая ют

U (t)= — — U

1 и 2 х

+ — -U Lt 1 о Jv

+ 4х (1 cosè) h ) +

u! о

f0 где и — циклическая частота помехи, Во втором такте работы ключ 9 разомкнут, модулятор 4 входной сигнал

15 не инвертирует и к моменту времени

= h напряжение на интегрирующем усилителе 1 достигает значения U, (t ): где U — напряжение, которое надn измерять;

11„ — амплитуда помехи;

T„ — период помехи.

Период работы устройства равен периоду помехи т„. Каждый период работы устройства состоит из четырех тактов. Переменная составляющая 20 входного сигнала поступает через разделительный конденсатор 10 на компаратор 5. В первом полупериоде работы устройства при положительном сигнале помехи на выходе компаратора 5 имеется сигнал логической единицы. В момент на выходе блока упуправления и на первом выходе блока

6 задания опорного интервала времени появляется напряжение логической единицы. Модулятор 4 переводится в режим инверсии и ключ 9 замыкается.

На втором выходе блока 6 задания опорного интервала времени появляется кратковременный сигнал и в блоке

2 памяти запомнится значение начального состояния интегрирующего усилителя 1 U Гй f. Ключ 9 замкнут в течение времени Ь . На выходе блока 7 напряжение логической единицы должно у0. присутствовать в течение времени 1/2" (Ь + h), начиная с момента равенства сигнала помехи нулю, где h = T, /2 и, h Т„/2 соответственна полупериоды номинального и действительного.сигна-45 ла помехи. В первый такт значение h не известно и на выходе блока. 7 присутствует напряжение логической единицы в течение времени h,. К концу первого такта t, = t + h напряже- 50 ние на интегрирует ем усилителе 1 достигает значения U „ (t,j:

t,"

v (vJ- — †- t (-и )4х +

1 и вх т.О

+U (t )- — — I U„ tt ) dt

2 где, и Т вЂ” постоянные времени интегрирующего усиВ третьемтакте модулятор4 инверти25 рует входной сигнал в течение времени

1/2 (h,+h) .Ключ 9замкнут управляющим ч сигналом логической единицы с пятого выхода блока 6 задания опорного интер вала времени в течение времени h

30 Напряжение на интегрирующем усилителе 1 к моменту времени и t +1/2"

° (k + h) достигает значения U ft ):

U dt ь х

h-h

t3 а) L

U.P t„l-U„t.t,1

-U (1 х (cos h +sin — -) .

О 2 о

Um та И 27 подсоединен к R-входу RS— триггера 28, Выход RS-триггера 28 подключен к одному из входов формирователя 23 импульсов обратного счета и является выходом блока 7.

Устройство работает следующим образом, В момент времени t = 0 (Лиг. 4) о поступает сигнал U > .

Ц =U +U sin (— — t), вх х vrn Т и соответственно. — 2h =7 получа2 о

U (t j =U (1- = — )+ U (й —

h 1 и 2 х И О

Upm — 2 — - — cosM h хх) o

h-h

U tt )-и (1- — — <)+

3 х 28

U h+h, + -+ (cos — — — cosu! h-1) . м) х 2

В четвертом такте сигналы на выходе блока 7 и на первом выходе блока задания опорного интервала времени отсутствуют. На вход интегрирующего усилителя 1 постуПает неинвертированный входной сигнал. В конце четвертого такта к моменту времени t

Д

= 2h напряжение на интегрирующем усилителе 1 достигает значения 1и 4 3

Во втором периоде работы устройства модулятор 4 инвертирует преобразуемый сигнал в течение времени

1/2 (h + h). Ключ 9 замкнут на вре мя k управляющим сигналом с пер1285489

11„(К Т„1= — - - u„. l.

При 2h = с о

15

25

U (e )dr +

И б

U„(t,)=U (г.,l— -1

1 б

= UÄ(h

U dt

h+h, + а) 2

5 вого выхода блока 6. В начале второго периода управляющим сигналом с второго выхода блока 6 кратковременно замыкается ключ блока 2 памяти, в котором запоминается значение напряжения интегрирующего усилителя

1 U (t,) . К моменту времени

+ — — (h + h) напряжение

2 о на интегрирующем усилителе 1 достигает значения U (t ):

$ +g

5) 41 г 1 h+h

+ U d t - — — u (—.<-— --- )+ .1 х

4 х

1 U . h

+ U (t j + - — (1+sinM — -) . и 4,2 2

Во втором такте работы на вход интегрирующего усилителя 1 поступает неинвертированный входной сигнал. Ключ 9 разомкнут; К моменту времени t = С + h напряжение на интегрирующем усилителе 1 становится U (t и 6

t б — (е1--- 1 U dt=

1 ц„. h, 11 (t 1+ 11 + —" - . 2sinw — -.

4 7 Х,д-, 2

Работа устройства в третьем такте идентична работе в первом такте и к моменту времени t =С + — — х

2

° (h + h ) на интегрирующем усилителе 1 напряжение достигает значения у,, (г.,):

+ - — (-1 + sine — -)

U h 45 (d б 2

В четвертом такте устройство работает так же, как и во втором.К концу второго периода работы t

= 4h на интегрирующем усилителе 1

50 напряжение достигает. значения U „(t ):

8 м

ULt )U(t) — — И б1

Я и 1 — 6<

2h

Я. Ц

В дальнейшем устройство работает как и . в течение второго периода помехи, достигая к концу К-го периода значения 0„(1с Т„1: и.(k TÄ) = Цх.

Из приведенных выражений для выходного напряжения устройства

U„(k Т ) следует, что последнее . не зависит от напряжения помехи не только при точном равенстве периода помехи некоторому фиксированному значению, как это имело место в прототипе, но и при отклонении периода помехи от этого значения, т.е. предлагаемое устройство обладает помехоустойчивостью к помехам с медленно меняющейся частотой.В качестве примера такой помехи можно указать сетевую помеху частотой 1/T =50 (1 +

+ 0,02) Гц. Значение величины Т, выбирается из соотношения Т > Т .

h исц 1 где Т„ — максимальное значение периода помехи.

Формула изобретения

1. Усредняющее устройство, содержащее последовательно соединенные интегрирующий усилитель, блок памяти и повторитель, выход которого является выходом устройства, о т л и ч аю щ е е с я тем, что,с целью повышения помехоустойчивости, в него введены модулятор, разделительный конденсатор, блок управления полярностью выходных импульсов модулятора, блок задания опорного интервала времени, генератор импульсов, компаратор и ключ, включенный между первым информационным входом интегрирующего усилителя и выходом повторителя, второй информационный вход интегрирующего усилителя через модулятор подключен к информационному входу устройства, соединенному через разделительный конденсатор с первым входом компаратора, второй вход которого подключен к шине нулевого потенциала, а выход соединен с установочными входами блока управления полярностью выходных импульсов модулятора и блока задания опорного интервала времени, тактовые входы которых соединены с выходом генератора импульсов, управляющий вход модулятора подключен к выходу блока управления полярностью выходных импульсов модулятора, группа входов которого соединена с груп7 f28 пой выходов биска задания опорногo интервала времени, управляющий вход ключа и вход управления записью блока памяти подключены к первому и второму выходам блока задания опорного интервала времени соответственно, причем блок управления полярностью вьжодных импульсов модулятора содержит делитель частоты, формирователь импульсов прямого счета, формирователь импульсов обратного счета, два реверсивным счетчика, элемент И и RS-триггер, причем выход делителя частоты подключен к тактирующему входу формирователя импульсов прямого счета, первый и второй выходы которого подключены к входам суммирования первого и второго реверсивных счетчиков соответственно, входы вычитания которых соединены с первым и вторым выходами формирователя импульсов обратного счета, а их выходы соединены с первым и вторым входами элемента И, выход которого подключен к R âõîäó

Ь-триггера, установочные входы формирователей импульсов прямого и обратного счета являются установочным входом блока управления полярностью выходных импульсов модулятора, вход делителя частоты и тактирующий вход формирователя импульсов обратного счета являются тактирующим входом блока управления полярностью выходных импульсов модулятора, а информационные входы формирователей импуль5489 8 сов прямого и обратного счета и Sвход RS-триггера образуют группу входов блока управления полярностью выходных импульсов модулятора.

2. устройство ITG II 1, о T JI Hч а ю щ е е с я тем, что блок задания опорного интервала времени содержит формирователи положительного и отрицательного фронтов импульса, 10 элемент ИЛИ-НЕ, RS-триггер, элемент

И-НЕ и формирователь опорного интервала времени, причем первый и второй входы формирователей положительного и отрицательного фронтов импульf5 са являются установочным и тактирующим входами блока задания опорного интервала времени, выход формирова,теля положительного фронта импульса и первый вьжод формирователя отрица>0 тельного фрон а импульса соединены с соответствующими входами элемента ИЛИ-НЕ, выход которого соединен с S-входом RS-триггера, R-вход которого подключен к выходу формирова25 теля опорного интервала времени, а прямой выход через элемент И-НЕ соединен с входом формирователя опорного интервала времени, причем выход формирователя положительного фронта

30 импульса является первым выходом блока, второй выход формирователя отрицательного фронта импульса является вторым входом блока, инверсный выход RS-триггера, выход элемента

35KlH-НЕ и прямой выход КЯ-триггера являются группой выходов блока.

1285489. 0rndnw

Олтан

1285489

1285489

4 2

6g tv 8 8у

Фиг.9

Составитель С. Белан

Редактор Е. Папи Техред В.Кадар Корректор И. Муска

Заказ 7527/52 Тираж 670 Подписное

BHHHIIH Государственного комитета СССР по делам изобретений и открытий

113035, Иосква, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие,г.ужгород,ул,Проектная,4