Устройство для приоритетного прерывания

 

Изобретение относится к области вычислительной техники и может быть использовано для организации прерывания в микро-ЭВМ. Устройство для приоритетного прерьтания обеспечивает непосредственный переход на подпрограмму обслуживания запроса прерывания , записанную в постоянной памяти микро-ЭВМ, путем выбора младшего и старшего байтов адреса этой подпрограмм из блока памяти. При этом отпадает необходимость в формировании дополнительного перехода по адресу, где размещена подпрограмма обслуживания прерьшания. Устройство для приоритетного прерывания содержит дешифратор адреса 1 (п+1) блоков приоритетного прерьшания 2 (РПП), магистральный усилитель 8, п блоков .памяти 9, дешифратор 10, регистр адреса П, два элемента ИЛИ 12 и 13 и распределитель импульсов 14. При обслуживании запроса прерывания по коду, вьщаваемому ведущим БПП, выбираются ведомый БПП и блок памяти, соответствующий этому БПП. Адрес ячейки блока памяти, в которой запи« (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (5!) 4 G 06 F 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТ0РСНОМУ СВИДЕТЕЛЬСТВУ ет непосредственный переход на подпрограмму обслуживания запроса прерь:вания, записанную в постоянной памяти микро-ЭВМ, путем выбора младшего и старшего байтов адреса этой подпрограммь1 из блока памяти. При этом отпадает необходимость в формировании дополнительного перехода по адресу, где размещена подпрограмма обслуживания прерывания. Устройство для приоритетного прерывания содержит дешифратор адреса 1 (n+I) блоков приоритетного прерывания 2 (РПП), магистральный усилитель 8, п блоков .памяти 9, дешифратор 10 регистр адреса 11, два элемента ИЛИ 12 и 13 и распределитель импульсов 14, При обслуживании запроса прерывания по коду, выдаваемому ведущим БПП, выбираются ведомый БПП и блок памяти, соответствующий этому БПП. Адрес ячейки блока памяти, в которой запиГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3902371/24-24 (22) 28,05.,85 (46) 30,01 ° 87. Бюл. № 4 (72) В. И, Корнейчук, А, Г, Накалючный, В. П. Тарасенко, Я, И, Торотанко и Е. M. Швец (53) 681,325(088 ° 8) (56) Авторское свидетельство СССР № 1113803, кл. G 06 F 9/46, 1982.

Горбунов В. П., Панфилов Д, И,, Преснухин Д. П, Микропроцессоры.

Основы построения микро-ЭВМ, М.:

Высшая школа, 1984, с. 59, рнс.

2,30 (б). (54) УСТРОЙСТВО ДЛЯ ПРИОРИТЕТНОГО

ПРЕРЫВАНИЯ (57) Изобретение относится к области вычислительной техники и может быть использовано для организации прерывания в микро-ЭВМ, Устройство для приоритетного прерывания обеспечива„„SU„„1287159 А 1

1287 сан первый байт адреса подпрограммы обслуживания прерывания, поступает иэ активизированного БПП и записывается в регистр адреса, здесь же происходит инкрементироваНие адреса

159 для выбора второго байта адреса подпрограммы. Работа отдельных узлов устройства тактируется импульсами, поступающими от распределителя им— пульсов, 1 ил., 1 табл.

Изобретение относится к вычислительной технике и может быть использовано для организации прерываний в микро-ЭВИ.

Целью изобретения является расширение функциональных возможностей за счет формирования абсолютного адреса подпрограммы обслуживания прерывания, На чертеже изображена структурная схема предлагаемого устройства для приоритетного прерывания.

Устройство содержит дешифратор 1 адреса, и блоков приоритетного прерывания (БПП) 2.1-2 ° и, магистраль 3 управления, содержащую шины Запись", "Чтение", "Признак адреса", "Обслуживание прерывания", входы 4 запросов, выход 5 прерывания устройства, информационный вход †вых 6 устройства, вход 7 адреса, магистральный усилитель 8, n — 1 блоков памяти 9.1—

9.п-1, дешифратор 10 регистр 11 ,адреса, первый и второй элементы ИЛИ

12 и 13 и распределитель 14 импульсов, Блок приоритетного прерывания может быть выполнен на базе микросхемы программируемого блока приоритетного прерывания, производящей переход на подпрограмму обслуживания прерывания с помощью команды типа САь .<А.> А,>

2 где CALL — команда, передаваемая по прерыванию; аА,. — младший байт адреса; <А. > — старший байт адреса подпрограммы обработки на прерывание (например, микросхема К580ИК59).

Устройство работает следующим образом.

В исходном состоянии в блохи 9.)—

9.п-1 памяти по четным адресам, начиная с нулевого, записаны младшие байты адресов подпрограммы обслуживания запросов на прерывание, а по нечетным — соответствующие старшие байты адресов. Здесь считается, что адреса памяти представляют собой двухбайтные числа, В распределителе !4 импульсов, в случае его выполнения на

5 кольцевом регистре записан код 001.

Единица находится в старшем разряде °

Перед началом работы устройства для прерывания производится програм10 мирование всех БПП 2.1-2.п путем записи в них управляющих слоев, Во время программирования БПП 2,i (i=1, n) осуществляется его выборка с помощью дешифратора 1 адреса, на который по

15 входу адреса устройства поступает адрес БПП 2.i ° При этом под воздействием управляющих .сигналов, поступающих по магистрали 3 управления в

БПП 2.i записываются управляющие

gg слова, Причем запись информации в

БПП 2.1 производится непосредственно с информационного входа-выхода 6 устройства, а в остальные — через магистральный усилитель 8, который откры25 вается только во время обращения к

БПП 2,2 — 2,п под воздействием единичного сигнала, поступающего с выхода элемента ИЛИ 13 на второй управляющий вход, Направлением передачи информа30ции через магистральный усилитель 8 управляет сигнал записи, поступающий с магистрали 3 управления на первый управляющий вход. Как правило программирование БПП производится после35довательной записью трех управляющих слов. После программирования всех

БПП устройство прерывания готово к работе, 40

Запросы на прерывание поступают на входы 4 запросов, С поступлением одновременно нескольких запросов на прерывание на входы i-го БПП 2,i в нем согласно установленному режиму

45 обслуживания запросов, заданного управляющими словами, выделяется наиболее приоритетный запрос. В реэуль1287159

Номер Первый

СОП выход регистра

Второй

Третий вы- 35 выход регистра (1-й выход распределителя импульсов) ход регистра (2-й выход распределителя им в 0 пульсое) 0

О

Исходное состояние 0

О.

Выдача кода, записанного в кольцевом сдвиговом регистре, разрешается только во время действия СОП.

Единичный сигнал с первого выхода распределителя 14 импульсов четате этого, в БПП 2.1 формируется выходной сигнал прерывания, который поступает rra i и вход БПП 2.1, В

БПП 2,1 в соответствии с заданным режимом работы, определяется наиболее приоритетный запрос на прерывание и на выходе 5 прерывания устройства появляется единичный сигнал. В ответ на поступающий запрос на прерывание, по шине сигнала обслуживания прерывания, входящей в состав магистрали 3 управления, поступают первый, второй и третий сигналы обслуживания прерывания (СОП). С приходом первого СОП БППП 2,1 выдает на информационный вход-выход 6 код команды, обеспечивающей обращение к подпрограмме обслуживания прерывания, а на выходы выбора соединения поступает номер БПП 2 ° i на вход которого поступил наиболее приоритетный запрос на прерывание., осуществляя тем самым его выборку. С приходом второго СОП, выбранный БПП 2.i выдает адрес входу, на который поступил наиболее приоритетный запрос на прерываные, Этот адрес записывается в регистр 11 адреса при наличии на первом выходе распределителя 14 импуль— сов единичного сигнала, появляющегося с поступлением второго СОП. Работа распределителя 14 импульсов поясняется таблицей. рез первый элемевт ИЛ11 12 поступает на управляющий вход дешифратора 10 при этом осуществляется дешифрация кода, поступающего с выходов выбора соединения БПП 2 ° 1, При появлении единичного сигнала на x-or> выходе дешифратора 10 производится выборка соответствующего блока памяти 9.i u чтение информации из ячейки этого блока памяти, по адресу, записанному в данный момент времени в регистре 11 адреса, на информационный вход-выход

6 выдается младший байт адреса, по которому записана подпрограмма обработки прерывания, С поступлением третьего СОП на втором выходе распределителя 14 импульсов появляется единичный сигнал, который поступает на второй управляющий вход регистра ll адреса, при этом его содержимое увеличивается на единицу, После чего производится выборка старшего байта . адреса подпрограммы обслуживания запроса на прерывание аналогично выборке младшего байта. На этом работа устройства приоритетного прерывания по обслуживанию текущего запроса на прерывание завершается, Формула и з о б р е т е н и я

Устройство для приоритетного прерывания, содержащее дешифратор адреса и n+1 блоков приоритетного прерывания (n=k/8, где k — число запросов на прерывание), входы записи, чтения, признака адреса и обслуживания прерывания которых. соединены соответственно с входами записи, чтения, признака адреса и обслуживания прерывания группы управляющих входов устройства, информационные входы-выходы (и+1)-го блока приоритетного прерывания соединены с входом-выходом данных устройства, выход прерывания (n+1)-го блока приоритетного прерывания является выходом прерывания устройства, выходы разрешения считывания (и+1)-го блока приоритетного прерывания соединены с входами разрешения считывания остальных блоков приоритетного прерывания, выходы прерывания которых соединены с соответствующими входами запроса на прерывание (и+1)-го блока приоритетного прерывания, i-й выход дешифратора адреса соединен с соответствующим входом выборки i-ro (i=1,...,и+1)-ro блока приоритетного прерывания, вход

12871

Составитель В, Гудовский

Техред Л. Олейник

Корректор Е, Сирохман

Редактор Ю, Середа

Заказ 7718/52 Тираж 694

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Подписное

Производственно-полиграфическое предприятие, r, Ужгород, ул,Проектная, 4 дешифратора адреса подключен к адресному входу устройства, входы запроса на прерывание и блоков приоритетного прерывания являются входами запросов на прерывание устройства, о т л и ч а ю щ е е е с я тем, что, с целью расширения функциональных ,возможностей за счет формирования абсолютного адреса программы обслуживания прерывания, в него введены 0 магистральный усилитель, п блоков памяти, дешифратор, регистр адреса, первый и второй элементы ИЛИ и распределитель импульсов, причем информационный вход распределителя импульсов подключен к входу обслуживания прерывания группы управляющих входов устройства, первый выход распределителя импульсов соединен с первым входом записи регистра. адреса 20 и первым входом первого элемента ИЛИ, выход которого соединен с входом разрешения дешифратора, выходы разреше— ния считывания (и+1)-го блока приори59 6 тетного прерывания соединены с информационными входами дешифратора, выходы которого соединены с соответствующими входами выборки соответствующих блоков памяти, выход регистра адреса соединен с адресными входами блоков памяти, выходы которых подключены к входу-выходу данных устройства, вход записи магистрального усилителя соединен с входом записи группы управляющих входов устройства, вход выборки магистрального усилителя соединен с выходом второго элемента ИЛИ, входы которого соединены соответственно с первого по и-й выходами дешифратора адреса, входы-выходы данных п блоков приоритетного прерывания соединены с первым входомвыходом магистрального усилителя и информационным входом регистра адреса, второй вход — выход магистрального усилителя соединен с входом — выходом данных устройст— ва.

Устройство для приоритетного прерывания Устройство для приоритетного прерывания Устройство для приоритетного прерывания Устройство для приоритетного прерывания 

 

Похожие патенты:

Изобретение относится к цифровой вычислительной технике, а точнее к устройствам обработки прерываний в мультипрограммных ЦВМ, и предназначено для использования главным образом в специализированных микропроцессорных системах

Изобретение относится к области вычислительной техники, в частности к устройствам приоритетного обслуживания запросов

Изобретение относится к вычислительной технике и может быть использовано в ЭВМ, применяемых в качестве управляющих устройств в различных системах и комплексах

Изобретение относится к вычислительной технике и может быть ис .пользовано в системах обработки данных

Изобретение относится к цифровой вычислительной технике и предназначено для реализации систем прерывания в многомашинных вычислительных системах

Изобретение относится к области вычислительной техники и может быть использовано в цифровых вычислительных машинах

Изобретение относится к цифровой вычислительной технике и может быть использовано в системах прерывания вычислительных систем и устройствах обмена, в том числе в управляющих вычислительных машинах и комплексах

Изобретение относится к вычислительной технике и может быть ис полызовано в устройствах ввода информации от различных дискретных датчиков в устройство обработки данных

Изобретение относится к области вычислительной техники и автоматического контроля и может быть использовано в устройствах прерывания программ, управления потоками данных и формирования исполнительного адреса банков данных в логических процессорах

Изобретение относится к вычислительной технике и используется в автоматических системах управления технологическими процессами

Изобретение относится к вычислительной технике

Изобретение относится к системе и способу для обеспечения возможности исполнения кода режима управления системой (SMM) во время защищенной работы в микропроцессорной системе

Изобретение относится к области вычислительной техники, в частности к системам прерывания ЭВМ

Изобретение относится к вычислительной технике, а именно к процессорам, предназначенным для работы в многозадачном режиме и содержащим аппаратные средства для автоматического переключения контекста задач и процедур

Изобретение относится к области вычислительной техники, а именно к микропроцессорам и микроконтроллерам

Изобретение относится к вычислительной технике
Наверх