Формирователь сетки частот

 

Изобретение может быть испольювано в аппаратуре обработки цифровой информации, в электронных хронизаторах и измерителях времени. Целью изобретения является расширение функциональных возможностей и повьшение надежности формирователя. Для достижения цели в него введены блок 5 памяти, анализатор 4 переполнений , а датчик 2 номера канала выполнен в виде счетчика адреса. Формирователь также содержит формирователь 6 опорной частоты, да.тчик 2 номера канала, счетчик 3 тактов, блок 8 сравнения, дешифратор 9 адреса , датчик 1 кода. Данный формирователь сетки частот позволяет формировать последовательности импульсов с частотой следования импульсов, понижающейся с увеличением номера выхода с относительным коэффициентом кратности. В описании приведена также формула частоты следования импульсов на выходе, соответствующей адресу Датчика 1. 1 ил. (Л с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК,,80„„ 1287257 А1

1бд 4 Н 03 К 3/84

ОПИСАНИЕ ИЗОБРЕТЕНИЯ -, К ABTOPCKOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР пО делАм изОБРетений и ОтнРытий (21 ) 3896621/24-21 (22) 05. 04.85 (46) 30.01.87. Бюл. 11 4 (72) А.В. Ходаков (53) 621.373 (088.8) (56) Авторское свидетельство СССР

9 765991, кл. Н 03 К 3/84, 1978. (54) ФОРМИРОВАТЕЛЬ СЕТКИ ЧАСТОТ (57) Изобретение может быть использовано в аппаратуре обработки цифрозой информации, в злектронных хронизаторах и измерителях времени.

Целью изобретения является расширение функциональных возможностей н повыщение надежности формирователя.

Для достижения цели в него введены

1 блок 5 памяти, анализатор 4 переполнений, а датчик 2 номера канала выполнен в виде счетчика адреса.

Формирователь также содержит формирователь 6 опорной частоты, датчик

2 номера канала, счетчик 3 тактов, блок 8 сравнения, дешифратор 9 адреса, датчик 1 кода. Данный формирователь сетки частот позволяет формировать последовательности импульсов с частотой следования импульсов, понижающейся с увеличением номера выхода с относительным коэффициентом кратности. В описании приведена также формула частоты следования импульсов на выходе, соответствующей адресу датчика 1. 1 ил.

1 12872

Изобретение относится к импульсной технике и может быть использовано в аппаратуре обработки цифровой информации, в электронных хронизаторах и измерителях времени.

Целью изобретения является расширение функциональных возможностей и повышение надежности формирователя.

На чертеже приведена функциональ- 10 ная схема формирователя сетки частот.

Формирователь сетки частот содержит датчик 1 кода, выполненный, иа" пример, на запоминающем устройстве (ЗУ), датчик 2 номера канала, выполненный, например, на счетчике, счетчик 3 тактов, счетный вход которого соединен с выходом анализатора 4 переполнений, информационные входы с выходами блока памяти, состоящего иэ оперативного запоминающего устройства (ОЗУ) 5, а выходы соединены с информационными входами ОЗУ 5, вход формирователя б опорной частоты соединен с входной шиной 7, выхо25 ды формирователя 6 соединены с тактовым входом датчика 2, с входом записи ОЗУ 5, с входами синхронизации анализатора 4 переполнений, с входом записи счетчика 3 и с входом сброса блока 8 сравнения, дешифратор 9 каналов, адресные входы которого соединены с выходами датчика 2 и с адресными входами датчика 1 и ОЗУ

5, выходы соединены с выходными шина. ми 10, стробирующий вход дешифратора

9 соединен с первым выходом блока 8 сравнения и с установочным входом счетчика 3, первая группа информаци40 онных входов блока 8 сравнения ",=îåдинена с выходами счетчика 3, вторая группа информационных входов соединена с выходами датчика 1, второй выход блока 8 сравнения кодов соединен с информационным входом анализа"

45 тора 4 переполнений, выход которого соединен с входом синхронизации блока 8 сравнения.

Анализатор 4 содержит два D-триг- < гера 11, 12 D-вход первого из которых соединен с информационным входом анализатора 4 переполнений, инверсный выход — с D-входом второго Dтриггера 12, выход которого соединен 55 с выходом анализатора 4 переполнений, с С-входом первого D-триггера !1, установочный вход которого соединен с первым входом синхронизации анали57 2 затора 4 переполнений, второй вход синхронизации и счетный вход которого соединены с установочным входом и с С-входом второго D — триггера 12.

Блок 8 сравнения формирователя сетки частот содержит элемент 13 равенства кодов, первая и вторая группы входов которого соединены соответственно с первой и второй группами входов блока 8 сравнения, выход — с

D-входом триггера 14 и с вторым выходом блока 8 сравнения, вход сброса которого соединен с входом сброса блока 8 сравнения, С-вход — с входом синхронизации блока Я,сравнения, прямой выход — с выходом блока 8 сравнения °

Формирователь сетки частот работает следующим образом.

Начиная с момента переполнения датчика 2, при котором анализатор 4 устанавливается в начальное состояние и датчик 1 и ОЗУ 5 выдают содер.жимое по адресу "0", в каждом такте, сформированном формирователем 6, записывается результат сравнения содержимого в ОЗУ 5 и датчика 1 в Dтриггер 11.

D-триггер 11 установленный импульсом с выхода переноса датчика 2 в единичное состояние, устанавливается в состояние "0" по С-входу при первом же сигнале "0" (неравенство) с выхода элемента 13, после же перехода D-триггера 11 в состояние "0" может быть сброс только по входу сброса, т.е. импульсом переноса датчи" ка 2.

Такой режим обеспечивается тем, что состояние В-триггера ll в каждом такте переписывается в В-триггер 1 2, который в том же такте с задержкой по времени принудительно устанавливается в состояние "1", таким образом, на его выходе формируется отриЦательный импульс только в том случае, если в D-триггере 11 хранилась "1", т.е. признак переноса иэ предыдущего адреса. Положительный фронт с выхода D-триггера

l2 в этом случае изменяет состояние

D-триггера ll на "0", и следующие импульсы на С-входе В-триггера 11 не изменяют его состояния "1, т.к. формирование отрицательных импульсов. на выходе прекращается.

Спадом отрицательного импульса с выхода D-триггера производится так87257 си которого соединен с первым выходом формирователя опорной частоты, входов блока сравнения подключена к выходам датчика кода, выходы датчика номера канала соединены с адресными дены блок памяти, анализатор переполнений, а датчик номера канала выполнен в виде счетчика адреса, выходы которого соединены с адресными входами датчика кода и блока памяти, 20 ходы которого соединены с информаци25 переполнений соединен с вторым выходом формирователя. опорной частоты, 40 третий выход которого подключен к тактовому входу датчика номера канала и входу записи блока памяти.

Составитель В. Чижов

Техред М.Ходанич

Корректор В. Бутяга

Редактор М. Циткина

Заказ 7725/57 Тираж 899

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

3 12 же фиксация признака переноса из данного адреса в D-триггер 14 и изменение состояния счетчика 3 на единицу, следовательно, содержимого

ОЗУ 5 по данному адресу. Таким образом, при равенстве кодов в ОЗУ 5 и датчике 1 в данном адресе и наличии признака переноса из предыдущего адреса (импульса с выхода D-триггера 12) D-триггер 14 устанавливается по С-входу в единицу и сбрасывается по входу сброса. Положительный импульс с выхода D-триггера 14, переданный на С-вход дешифратора 9, появляется на выходной шине 10, име-. ющей номер, соответствующий данному адресу, а также сбрасывает счетчик

3 и тем самым обеспечивает запись в ОЗУ 5 "0" по данному адресу.

Отсюда следует, что на шинах 10 дешифратора 9 последовательности импульсов с частотой следования импульсов, понижающейся с увеличением номера шины с относительным коэффициентом кратности, определяемым содержимым датчика 1 по адресу, соответствующему номеру шины 1О.

Необходимо отметить, что последовательности импульсов на шинах 10 будут сдвинуты друг относительно друга. Частота следования импульсов на шине по соответствующему адресу

i может быть определена по формуле !

1=(F/(2A.II K ) где А — коэффициент пересчета счетчика 2; — текущий адрес (i=0,1,...,А);

К вЂ” коэффициент в ЗУ-1 по адре1 су — входная частота (на шине 7) .

Формула изобретения

Формирователь сетки частот, содержащий счетчик тактов, вход запиустановочный вход соединен с первым выходом блока сравнения, первая группа входов которого соединена с выходами счетчика тактов, вторая группа

10 входами дешифратора каналов, о т— л и ч а ю шийся тем, что, с целью расширения функциональных возможностей и повышения надежности формирователя, в него дополнительно ввевыходы которого подключены к информационным входам счетчика тактов, выонными входами памяти, счетный вход счетчика тактов соединен с выходом анализатора переполнений и входом синхронизации блока сравнения, вход сброса которого соединен с первым выходом формирователя опорной частоты и счетным входом анализатора переполнений, первый выход блока сравнения подключен к стробирующему входу дешифратора каналов, второй выход подключен к информационному входу анализатора. переполнений, первый вход синхронизации которого соединен с выходом переноса датчика номера каналов, второй вход синхронизации анализатора