Преобразователь кода в длительность задержки сигнала

 

Изобретение относится к средствам преобразования информации и может быть использовано при построении радионавигационных систем. Целью изобретения является повьшение точности преобразования и расширение класса решаё№,1х задач за счет обеспечения возможности изменения веса единицы младшего разряда и обеспечения начальной установки. Поставленная цель достигается тем, что в преобразователь кода, содержащий счетчик 7, управляемый элемент задержки II, преобразователь 9 временного интервала в код, временной дискриминатор 8, входной регистр 6, введены корректирующий формирователь задержки I 3 и запоминающее устройство 12, выход которого соединен с входом корректирующего формирователя задержки , выход которого соединен со входом управляемого элемента задержки. 4 ил. i (Л С

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (И) А1 (50 4 Н 03 М 5/08 С 01 $7/40

ОПИСАНИЕ ИЗОБРЕТЕНИЯ,,.

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3952309/24-24 (22) 11.09.85 (46) 30.01.87. Бюл. У 4 (72) А.Н. Чистяков (53) 681.325(088.8) (56) Авторское свидетельство СССР

9 930217, кл. G 04 F 10/04, 1982.

Авторское свидетельство СССР

Ф 1007054, кл. G 01 $ 7/40, 1983. (54) ПРЕОБРАЗОВАТЕЛЬ КОДА В ДЛИТЕЛЬНОСТЬ ЗАДЕРЖКИ СИГНАЛА (57) Изобретение относится к средствам преобразования информации и может быть использовано при построе нии радионавигационных систем. Целью изобретения является повышение точности преобразования и расширение класса решаемых задач за счет обеспечения возможности изменения веса единицы младшего разряда и обеспечения начальной установки. Поставленная цель достигается тем, что в преобразователь кода, содержащий счетчик 7, управляемый элемент задержки ll, преобразователь 9 временного интервала в код, временной дискриминатор 8, входной регистр 6, введены корректирующий формирователь задержки 13 и запоминающее устройство 12, выход которого соединен с входом корректирующего формирователя задержки, выход которого соединен со вхо- с

® дом управляемого элемента задержки.

4 ил.

1 12872

Изобретение относится к средствам преобразования информации и может быть использовано при построении радионавигационных систем.

Целью изобретения является повышение точности преобразования и расширение класса решаемых задач за счет обеспечения возможности изменения веса единицы младшего разряда и возможности обеспечения начальной ус- 10 тановки.

На фиг, 1 приведена блок-схема предлагаемого преобразователя; на фиг, 2 — функциональная схема корректирующего формирователя задержки; на фиг, 3 — функциональные схемы преобразователя временного интервала в код и управляемого элемента задерж— ки; на фиг. 4 — временные диаграм-. мы работы предложенного преобразова— теля.

Предлагаемый преобразователь содержит (см. фиг. 1) генератор 1 импульсов, триггер 2 пуска, элемент НЕ 3, элемент И 4, триггер 5 задержки, входной регистр 6, счетчик 7, временной дискриминатор 8, преобразователь 9 временных интервалов в код, элемент И 10,управляемый элемент 11 задержки, запоминающее устройство 12, корректирующий формиро— ватель 13 задержки.

Корректирующий формирователь 13 задержки (см. фиг. 2) содержит триг- . гер 14, элемент И-НЕ 15, счетчик 16, 35 элемент И 17, управляемый элемент 18 задержки, разрядные входы 19 счетчика 16, управляющие входы 20 управляемого элемента 18 задержки.

Преобразователь 9 временных интер- 40 валов в код и управляемый элемент 11 задержки содержат элементы И-НЕ 2129, запоминающее устройство 30, элемент И-НЕ 31, триггер 32, элемент задержки 33, мультиплексор 34.

На фиг. 4 изображены диаграммы работы предлагаемого устройства, где приняты следующие обозначения: а — сигнал на выходе генератора 1; б — сигнал на выходе элемента НЕ 3;50 в — сигнал на первом выходе триггера 2 пуска;

r — сигнал на втором выходе триггера 2 пуска; д — сигнал на выходе триггера 5 задержки; е — сигнал на выходе временного дискриминатора. 8;

92 ж — сигнал на выходе элемента И 4; з — сигнал на выходе элемента И 10; и — сигнал на выходе триггера 14; к — сигнал на выходе элемента

И 17; л — сигнал на выходе управляемого элемента 18 задержки; м — сигнал на выходе управляемого элемента 11 задержки; н — сигнал на входе предлагаемого устройства;

И вЂ” временной интервал несинхрон— ности сигнала на входе устройства и сигнала генератора l импульсов; о — период колебаний генератора 1 импульсов; задержки в счетчике 16 и эле— менте И 17; — задержка управляемого элемента 18 задержки;

t — формируемый предлагаемым устройством временной интервал.

Предлагаемый преобразователь рабо— тает следующим образом.

B исходном состоянии триггер 2 и триггер 5 задержки установлены в нулевое состояние, при котором закрыты элементы И 4 и 10, а в счетчик 7 записан код из регистра 6. Сигналы на выходе временного дискриминатора 8 и выходе управляемого элемента ll задержки отсутствуют. Из запоминающего устройства 12 в корректирующий формирователь 13 задержки поступает код, соответствующий коду регистра 6. Корректирующий формирователь 13 задержки находится в исходном состоянии, которому соответствует нулевое состояние триггера 14, выходной сигнал которого закрывает элементы

И-HE 15 и И 17, а в счетчик 16 записывает код из запоминающего устрой— ства 12.

На управляющих входах запоминающего устройства 12 установлен код, соответствующий необходимой дискретности преобразования кода из датчи— ка кодов. С приходом на вход преобразователя кода импульса запуска (фиг. 4) триггер 2 устанавливается в единичное состояние. Ближайший синхронизирующий перепад на входе триггера 5 задержки переписывает единичное состояние триггера 2 (фиг. 4в) в триггер 5 задержки (фиг. 4д). Временной дискриминатор 8 при этом выделяет временной интер— вал ь7, который далее поступает в

E 287292 преобразователь 9 временного интервала в код, где формируется соответствующий код для управления управляемым элементом ll задержки. После записи единичного состояния в триггер 5 задержки на вход счетчика 7 начинают поступать импульсы (фиг.4ж) до-полного заполнения этого счетчика. При этом элемент И 10 формирует выходной импульс в момент прихо — IO да импульса переполнения счетчика 7.

Выходной импульс (фиг.. 4з) элемента И 10 поступает с входа триггера 2 и возвращает триггер 2 в исходное состояние — по срезу импульса. По фронту импульса элемента И 10 проис.ходит установка в единичное состояние триггера 14 в корректирующем формирователе 13 задержки (фиг. 4и).При этом открывается элемент И-НЕ 15 и 20 на вход счетчика 16 поступают импульсы с выхода этого элемента. Работа счетчика 16 аналогична описанной работе счетчика 7. При заполнении счетчика 16 элемент И 17 выделяет импульс 25 переполнения счетчика 16 (фиг. 4к).

Далее этот импульс (фиг. 4к) поступает на вход триггера 14, который по срезу указанного импульса возвращается в исходное состояние. Одновременно выходной импульс элемента И 17 (фиг. 4к) поступает на вход управляемого элемента 18 задержки, гце происходит задержка импульса на время в соответствии с кодом, поступающим 35

1 из запоминающего устройства 12. Выходной импульс (фиг. 4к) управляемого элемента 18 задержки поступает далее на вход управляемого элемента 11 задержки, где происходит задержка 40 сигнала на величину (-b7 ) (фиг.4м).

Таким образом, результирующее значение временного интервала между входным импульсом (фиг. 4п) и выходным (фиг. 4м) состоит из суммы 45

+ t " к (cî ") э (1) где t — сформированный временной интервал (результат преобразования кода);

6с — временной интервал несинхронности момента прихода входного импульса (фиг. 4и) по отношению к импульсам генератора 1 импульсов (фиг.4а, б); временной интервал, равный сц,г сумме периодов генератора 1 импульсов, потребовавшихся для заполнения счетчика 7 за вычетом длительности импульса генератора I; временной интервал, равный сумме периодов генератора 1, потребовавшихся для заполнения счетчика 16 за вычетом длительности импульса генератора 1 импульсов; — задержка управляемого элемента 18 задержки; — период генератора l импульсов.

Сигнал на выходе генератора 1 импульсов формируется в виде меандра, т.е. длительность импульса или паузы между импульсами равна (0,5с ).

С учетом этого нз диаграмм, приведенных на фиг. 4 (2) где nö — число импульсов на входе счетчика 7 до заполнения

0О к % 7О 2 э (3) где n„ число импульсов на входе счетчика 16 в корректирующем формирователе 13 задержки.

С учетом формул (2) и (3) формула (1) после преобразований может быть приведена к виду (n + n„) Ä+c (4)

При этом значение задержки с„в управляемом элементе 18 задержки может быть представлено в виде ск (5) где ш — число включенных секций элемента 18 задержки (принимает значение от 0 до ш„ „,).

Как и в предлагаемом устройстве происходит компенсация несинхронности запуска по отношению к импульсам генератора I импульсов (в формуле (4) не содержится составляющих, зависящих от а ).

Так же как и известное устройство, преобразователь кода работает, начиная с некоторого условно принимаемого за ноль значения кода в регистре 6.

Причем это исходное значение кода, а также соответствующий временной интервал могут распределяться между. различными составляющими, что позволяет формировать временные интервалы, эквивалентные временным инпостоянно укорачивается до полного исчезновения. При этом RS-триггеры, образованные элементами 22-23, 25-26, и 28-29, фиксируют наличие или отсутствие на входе импульса. Состояние триггеров представляет цифровой код, поданного на вход преобразователя 9, временного интервала. Далее указанный код преобразуется в двоичный !

О код с помощью соответствующим образом запрограммированного запоминающего устройства 30. Выходной код устройства 30 включает в мультиплексоре 34 вход, соответствующий преобра-!

5 зованному входному интервалу а7,т.е. с таким расчетом, чтобы задержка элемента 11 была равна (ь - n< ). По срезу выходного импульса линии 11 (и всего преобразователя кода) RS-триг20 геры (на элементах 22-23, 25-26, 2829) приводятся в исходное состояние, При этом триггер 32 устанавливается в нулевое состояние — по входу синхронизации. В нулевом состоянии триг25 rep 32 остается до того момента времени, пока все RS-триггеры не вернут ся в исходное состояние, после чего элемент И-НЕ 31 дает на вход асинхI ронной установки в единичное состоя30 ние триггера 32 сигнал логического нуля, устанавливающий триггер 32 в исходное (единичное) состояние. В качестве хронирующего элемента задержки в рассмотренном примере реализа35 ции используется цепочка, состоящая из двух логических элементов И-НЕ.

Задержка такой цепочки имеет хорошую стабильность (в наносекундном диапазоне) и воспроизводимость. Зле40 мент 33 задержки реализуется в виде последовательного соединения элементов.И вЂ” НЕ, отводы на входы мультиплексора 34 также берутся через два

45 элемента, причем для получения нулевой задержки сигнал на вход мультиплексора 34 подается со входа указанного последовательного соединения логических элементов. Управляемый

50 элемент 18 задержки реализуется аналогично рассмотренному для элемента 11. Приведенный пример реализации преобразователя 9, элементов ll и 18 не является единственно возможным, 55 в качестве наносекундных элементов задержки могут, например, использоваться отрезки радиочастотных кабелей соединенных соответствующим образом.

5 1287292 тервалам при работе известного устройства с другой, отличной от исходной, дискретностью (периодом генера-, тора 1 импульсов). Необходимая поправка в предлагаемом устройстве заносится в запоминающее устройство 12 в виде управляющих кодов для корректирующего формирователя 13 задержки.

Причем каждому значению кода регистра 6 однозначно соответствует код на выходе запоминающего устройства l2.

Рассмотрим пример преобразования кода во временной интервал. Пусть период генератора 1 импульсов равен „, а требуемое значение дискретности преобразования кода равно ь, (ь, ь ) . этом преобразуемый код представляет число К, тогда необходимо сформировать временной интервал

t) = Ко,. (6)

Согласно выражений 4 и 5 можно запи— сать

К с.,= (К + и„) "o+ m ., (7)

Из соотношения 7 можно получить необходимые значения величин и и та к

n„ о +шс =K 6 о) (8)

Значение п вычисляется как целая часть от деления правой части выражения 8 на Г и„= (9) о где () обозначена операция взятия целой части.

Значение величины ш вычисляется путем деления дробного остатка (при делении в формуле 9) на значение задержки одной секции линии 18 задержки

K(c, -ь )о

« / (l0) б

Значения ng u m вычисляются для всех значений преобразуемых кодов регистра 6, коды вычисленных значений

n„ H m заносятся в запоминающее устройство 12> причем различных значе- ний ь, может быть несколько, что учитывается выбором соответствующего массива информации в запоминающем устройстве 12 (путем изменения кода на управляющих входах запоминающего устройства 12). Рассмотрим подробнее работу преобразователя 9 интервалов времени в коп и управляемого элемен— та !1 задержки. Работа преобразова-, теля 9 основана на методе регрессируюп(их совпадений (1), при котором входной импульс, проходя последовательно через элементы И-НЕ 21-,29, 1287292

Из рассмотрения цикла работы предлагаемого устройства видно, что все элементы в конце цикла работы возвращаются в исходное состояние, что позволяет не использовать для 5 приведения к исходному состоянию внешнего сигнала..

Формула изобретения

Преобразователь кода в длительность задержки сигнала; содержащий генератор импульсов, первый и второй элементы И, счетчик, управляемый элемент задержки, преобразователь временного интервала в код, временной дискриминатор, триггер задержки,триггер пуска, элемент НЕ, входной регистр, разрядные выходы которого соединены с информационными входами счетчика, выход переполнения которого соединен с первым входом первого элемента И, выход которого соединен с С-входом триггера пуска, S-вход

25 которого является сигнальным входом преобразователя, информационный вход которого соединен с разрядными входами входного регистра, прямой вы— ход триггера пуска соединен с R- u

D-входами триггера задержки, выход

30 которого соединен с входом задержанного сигнала временного дискриминатора, сигнальный вход которого соединен с инверсным выходом триггера пуска, а выход временного дискриминатора соединен с сигнальным входом преобразователя временного интервала в код, выход которого соединен с информационным входом управляемого элемента задержки, выход которого является выходом преобразователя и выход генератора импульсов соединен с входом элемента НЕ и с первым входом второго элемента И, выход которого соединен со счетным входом счетчика, а второй вход второго элемента И соединен с выходом триггера задержки, Свход которого соединен с выходом элемента НЕ, о т л-и ч а ю шийся тем, что, с целью повышения точности преобразования и расширения класса решаемых задач за. счет обеспечения возможности изменения массы единицы младшего разряда и возможности на— чальной установки преобразователя, в него введены корректирующий формирователь задержки и запоминающее устройство, адресные входы которого соединены с выходами входного регистра, а выходы запоминающего устройства соединены с разрядными входами корректирующего формирователя задержки, тактовый вход которого соединен с выходом элемента НК, информационный вход корректирующего формирователя задержки соединен с выходом первого элемента И, второй вход которого соединен с выходом триггера задержки и входом записи счетчика, а третий вход первого элемента И соединен с выходом генератора импульсов, выход корректирующего формирователя задержки соединен с управляющим входом управляемого элемента задержки; выход которого соединен с входом эталонного сигнала преобразователя временных интервалов в код, причем корректирующий формирователь задержки содержит счетчик, элемент

И, управляемый элемент задержки,триггер, элемент И-НЕ, первый вход которого соединен с выходом триггера, с входом записи счетчика и первым входом элемента И, второй вхоц которого соединен с выходом переполнения счетчика, счетньй вход которого соединен с выходом элемента И-НЕ, второй вход которого соединен с тактовым входом корректирующего формирователя задержки и с третьим входом элемента И, выход которого соединен с информационным входом управляемого элемента задержки, и с С-входом триггера, S-вход которого является информационным входом корректирующего формирователя sадержки, разрядные входы которого соединены с разрядными входами счетчика и управляющими входами управляемого элемента задержки, выход которого является выходом корректирующего формирователя задержки.

1287292

1287292

1 И

Составитель М. Аршавский

Редактор А. Долинич Техред Л.Сердюкова

Корректор М, Демчик

Заказ 7730/59 Тираж 899 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4