Импульсный стабилизатор постоянного напряжения

 

. Изобретение относится к электротехнике и может найти применение во вторичных источниках электропитания. Цель - повьшение надежности путем исключения потерь мощности на регулирующем транзисторе в режиме анализа сопротивления нагрузки. Цель достигается тем, что импульсный стабилизатор может перейти в режим импульсной стабилизации выходного напряжения т,олько после режима контроля сопротивления нагрузки. Это исключает перегрузки стабилизатора при первичном подключении его к сети при к.з. в нагрузке. Наличие короткозамкнутой нагрузки и перегрузок стабилизатора по току определяются пороговыми элементами 8,9 по состоянию резисторного измерительного моста, состоящего из делителей 5,6,7, датчика 4 тока и нагрузки. Управление регулирующим транзистором 1 осуществляется через логический элемент 11 по импульсам с одновибратора 10. Длительность времени, задаваемая одновибратором 10, выбирается из условия полного разряда конденсатора LCD-фильтра 2 при пере грузках стабилизатора по току после его отключения. 1 ил. (Л С 1C 00 00 О О) СО

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

„„SU„„128866 (51) 4 G 05 F 1/569

ОПИСАНИК ИЗОЬтеткниЯ

К АВТОРСКОМУ(СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3930737/24-07 (22) 10.06.85 (46) 07.02.87, Бюп. ¹ 5 (72) С.Ю. Панфилов и И. В. Полетаев (53) 621. 316. 722. 1(088.8) (56) Авторское свидетельство СССР № 805282, кл. G 05 F 1/58, 1979.

Авторское свидетельство СССР № 991395, кл. G 05 F 1/58, 1981. (54) ИМПУЛЬСНЫЙ СТАБИЛИЗАТОР ПОСТОЯННОГО НАПРЯЖЕНИЯ (57). Изобретение относится к электротехнике и может найти применение во вторичных источниках электропитания.

Цель — повышение надежности путем исключения потерь мощности на регулирующем транзисторе в режиме анализа сопротивления нагрузки. Цель достигается тем, что импульсный стабилизатор может перейти в режим импульсной стабилизации выходного напряжения только после режима контроля сопротивления нагрузки. Это исключает перегрузки стабилизатора при первичном подключении его к сети при к.з. в нагрузке. Наличие короткозамкнутой нагрузки и перегрузок стабилизатора по току определяются пороговыми элементами 8,9 по состоянию резисторного измерительного моста, состоящего из делителей 5,6,7, датчика 4 тока и нагрузки. Управление регулирующим транзистором 1 осуществляется через логический элемент 1! по импульсам с одновибратора 10. Длительность вреЯ мени, задаваемая одновибратором 10, Ж выбирается из условия полного разряда ру конденсатора LCD-фильтра 2 при перегрузках стабилизатора по току после С

его отключения. 1 ил.

1288669

Изобретение относится к электро- технике и может найти применение во вторичных источниках электропитания.

Целью изобретения является повышение надежности путем исключения 5 потерь мощности на регулирующем транзисторе в режиме анализа сопротивления нагрузки.

На чертеже представлена функциональна схема импульсного стабилизатора постоянного напряжения.

Стабилизатор содержит регулирующий транзистор 1, LCD-,ôèëüòð 2, блок 3 управления, датчик 4 тока, резистивные делители 5-7, пороговые элементы 8 и 9,одновибратор 10 и логический элемент 11 совпадения, при этом база регулирующего транзистора 1 соединена с блоком 3 управления, коллектор соединен с входом.

LCD-фильтра 2, эмиттер — с одним из выводов датчика 4 тока, другой вывод которого соединен с входным выводом, первый вход первого порогового элемента 8 соединен со средним выводом первого резистивного делителя 6, подключенного выводами к входному выводу и общей шине, второй вход порогового элемента 8 соединен со средним выводом третьего резистивного делителя 5 напряжения, подключенного своими выводами по отдельности к входному и выходному выводам, первый вход второго порогового элемента 9 соединен со средним выводом второго 35 резистивного делителя 7, подключенного своими выводами по отдельности к эмиттеру регулирующего транзистора 1. и общей шине, второй вход второго порогового элемента 9 соединен со средним выводом резистивного делителя 6, выход второго порогового элемента 9 через одновибратор 10 соединен с вторым входом логического элемента 11 совпадения, первый вход которого соединен с выходом первого порогового элемента 8, а выход логического элемента 11 подключен .к входу блока 3 управления.

Устройство работает следующим образом.

При подаче напряжения относительно общей шины на входной вывод импульсного стабилизатора на выходе одновибраторà 10 вырабатывается низкий уровень напряжения с длительностью, определяемой параметрами одновибратора. При этом с выхода логического элемента 11 на вход блока. 3 управления поступает низкий уровень напряжения, и блок 3 управления запрещает включение регулирующего транзистора 1. В этом режиме производится контроль сопротивления нагрузки мостовой схемой, образованной резистивными делителями 5 и 6 и сопротивлением нагрузки. Если сопротивление нагрузки ниже допустимого уровня, пороговый элемент 8 вырабатывает на выходе низкий уро- ° вень напряжения и стабилизатор продолжает находиться в выключенном состоянии. Если сопротивление нагрузки выше заданного уровня, то на выходе порогового элемента 8 появляется высокий уровень напряжения, вследствие чего по истечении времени, заданного одновибратором, после подачи напряжения на вход импульсного стабилизатора на выходе логического элемента 11 появляется высокий уровень напряжения. При этом включается стабилизатор и контроль тока потребления производится пороговым элементом 9 и мостовой схемой, образованной резистивным делителем 6, датчиком тока 4 и резистивным делителем 7. При перегрузках по току на вы-. ходе стабилизатора падение напряжения на датчике 4 тока увеличивается, на выходе порогового элемента 9 появляется низкий уровень напряжения.

При этом на выходе одновибратора 10 вырабатывается низкий уровень напряжения, длительностью с указанной ранее длительностью, и стабилизатор переходит в выключенное состояние (регулирующий транзистор 1 закрыт).

В этом режиме производится контроль сопротивления нагрузки аналогично описанному (при подаче напряжения на вход стабилизатора).

Длительность времени, задаваемая одновибратором, выбирается из условия полного разряда конденсатора

LCD-фильтра 2 при перегрузках стабилизатора по току после его отключения.

Сопротивление резисторов датчика тока и делителей выбираются из условий функционирования измерительных мостовых схем с учетом сопротивления нагрузки.

Таким образом, благодаря введенным средствам импульсный стабилизатор постоянного напряжения может перейти

1288669 тем исключения потерь мощности на

Составитель 0.Овсянников

Техред Н.Глущенко Корректор И.Муска

Редактор О.Головач

Тираж 885

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 7807/46

Подписное.Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 в режим импульсной стабилизации выходного напряжения только после режима контроля сопротивления нагрузки, что исключает перегрузки стабилизатора при первичном подключении его к сети при коротком замыкании в на-. грузке.

Формула изобретения

f0

Импульсный стабипизатор постоянно— го напряжения, содержащий регулирующий транзистор, коллектором подключенный к входу LCD-фильтра, базой — к выходу блока управления, резистивный 15 датчик тока, первый и второй резистивные делители, подключенные по отдельности одними выводами к датчику тока, а другими — к общей шине, первый и второй пороговые элементы, первыми входами подсоединенные к средним выводам соответствующих резистивных делителей, отличающийся тем, чТо,с целью повышения надежности пурегулирующем транзисторе в режиме анализа сопротивления нагрузки, в него введены третий резистивный делитель, одновибратор и логический элемент совпадения, а пороговые элементы снабжены вторыми входами, при этом одни из выводов датчика тока, первого и третьего делителей подключены к входному выводу другой вывод датчика тока и один из выводов второго делителя — к эмиттеру регулирующего транзистора, выход

LCD †ôèëüò соединен с выходным выводом и с другим выводом третьего делителя, средние выводы первого и третьего делителей соединены по отдельности с вторыми входами соответственно второго и первого пороговых элементов, выходы которых подключены, причем второго — через одновибратор, к входам логического элемента, выход которого соединен с входом блока управления.