Цифровая динамическая следящая система

 

Изобретение относится к следящим системам управления и фильтрации. Целью изобретения является повышение точности системы управления. В цифровую динамическую следящую систему введен цифровой модулятор, сигнальный вход которого подключен к третьему выходу блока опорных частот, четвертый выход которого подключен к второму входу второго смесителя, первый и второй модулирующие входы модулятора подключены к соответствующим выходам блока сравнения-, выход модулятора - к входу делителя частоты, а второй вход смесителя является входом системы. 3 ил. (Л Ю 4ib СО

СОЮЗ СОЮЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (бд 4 С 05 В 11/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3912469/24-24 (22) 15.05.85 (46) 15.02.87. Бюл. N 6. (72) В.В. Шкирятов (53) 62-50(088 ° 8) (56) Авторское свидетельство СССР

У 348979, кл. G 05 В 11/14, 1980.

Авторское свидетельство СССР

У 444150, кл. G 05 В 11/26, 1972.

Авторское свидетельство СССР

У 890358, кл. С 05 В 11/04, 1980„

„„SU„„1290249 (54) ЦИФРОВАЯ ДИНАМИЧЕСКАЯ СЛЕДЯЩАЯ

СИСТЕМА (57) Изобретение относится к следящим системам управления и фильтрации.

Целью изобретения является повышение точности системы управления. В цифровую динамическую следящую систему введен цифровой модулятор,.сигнальный вход которого подключеН к третьему выходу блока опорных частот, четвертый выход которого подключен к второму входу второго смесителя, первый и второй модулирующие входы модулятора подключены к соответствующим . выходам блока сравнения; выход модулятора — к входу делителя частоты, а второй вход смесителя является входом еистемы. 3 ил.

С::

Ю \

° М

Ю с©

<Р

t©

@hi с©

55

1 12902

Изобретение относится к радиотехчике, а именно к следящим системам управления и фильтрации, н частности к следящим фильтрам для ньщеления сигналов на фоне помех.

Цель изобретения — повышение точности системы.

На фиг. 1 приведена блок-схема цифровой динамической следящей системы; на фиг. 2 — функциональная !О схема с примерной технической реализацией блока сравнения и цифрового модулятора; на фиг. 3 — временные диаграммы, поясняющие работу системы.

Схема (фиг. 1 и 2) включает первый 15 и второй смесители .частот 1 и 8,усилитель промежуточной частоты 2, цифроной дискриминатор 3, цифровой фильтр-экстраполятор 4, интерполятор

5, блок сравнения 6, делитель 7, по- 20 лосовой фильтр 9, блок опорных частот

10, цифровой модулятор 11, триггеры

12 и 13 элементы И 14-19, элемент

ИЛИ 20 и инвертор 21.

Система работает следующим образом.

Входной сигнал поступает на первый вход смесителя 1, на второй вход которого поступает сигнал обратной связи с выхода делителя 7 частоты, в ЗО результате чего на выходе полосового фильтра 9 выделяется сигнал второй промежуточной частоты f„>, поступающий на первый вход смесителя 8, на второй вход котоРого с четвеРтого 35 выхода блока 10 опорных частот поступает сигнал с постоянной частотой

Е = Г„ „- 1 „. В результате перемноженйя этих сигналов на выходе усилителя 2 выделяется сигнап второй 40 промежуточной частоты f„ð, поступающий на вход цифрового фазового дискриминатора 3, на второй вход которо-. го с второго выхода блока 10 опорных частот поступает сигнал эталонной промежуточной частоты for a. На выходе дискриминатора 3 в цифровой форме вьщеляется величина рассогласования по фазе

- у 1 1

+ N ь» 2Я

op lQ где f« — частота счетных импульсон.

После обработки величины + nN, в цифровом фильтре-экстраполяторе

4 модуль результирующего двоичного числа (й И, выдается н интерполятор

5, на второй вход.- которого из блока

7 опорных частот поступает сигнал

49 2

f с частотой - преобразующий это

4 число н поток управляющих импульсов о частотой F = N„. 4, rye N xa»пр 41 рактеризует дискретность установки частоты интерполятора. Эти импульсы поступают и блок 6 сравнения, куда одновременно с второго выхода цифрового фильтра-экстраполятора 4 (знакового разряда) поступает сигнал о знаке рассогласования управляющего числа +Н „„, который н зависимости от знака рассогласования с помощью триггера 12 открывает элемент И 14 (в случае отрицательного рассогласо— вания) или элемент И 15 (н случае положительного рассогласования N ) .

so

При этом управляющие импульсы F< поступают на соответствующие модулирующие входы цифрового фазового модулятора 11, на сигнальный вход которого (на вход триггера 13 и элементов И 16 и 17) с выхода блока 10 опорных частот поступает сигнал с частотой f, . В результате на выходе элементов И 16 и 17 вьщеляются импульсы с частотой следования f, /2, сдвинутые по фазе друг относительно друга на » . Импульсы с выхода элемента

И 16 через элемент ИЛИ 20 проходят на вход элемента И 19 непрерывно, а импульсы с выхода элемента И 17 про— ходят .через элемент И 18 и элемент

ИЛИ 20 только н тех случаях, когда на второй вход элемента И 18 поступает управляющий импульс +F с выхода элемента И I5 блока 6. Таким образом, при наличии на модулирующем входе модулятора 11 положительного управляющего импульса +F на его выход через элемент И 19 проходит дополнительный импульс, в результате чего фаза выходного сигнала делителя 7 увеличи2Э нается на величину + a 9 = — где

2 "

m — число разрядов делителя частоты 7.

При поступлении с выхода элемента И 14 блока 6 на модулирующий вход модулятора 11 управляющего импульса

-F соответствующего отрицательному рассогласованию, на выходе инвертора 21 создается нулевой потенциал, запирающий на это время элемент И 19, что приводит к исключению очередного импульса И 16, поступающего на вход делителя 7. В этом случае фаза выходного сигнала делителя 7 умень1290249

23 шается на величину — Ь Ч= —

2 . Таким образом, в зависимости от величины и знака управляющего числа на выходе делителя 7 формируется 5 сигнал, изменение частоты которого соответствует изменению частоты входного сигнала.

Предлагаемая система по сравнению . с прототипом позволяет, во-первых, при одинаковой дискретности перестройки фазы выходного сигнала преобразователя код — частота существенно (примерно на порядок) увеличить диапазон перестройки частоты выходного сигнала, а при одинаковом диапазоне перестройки частоты во столько же раз уменьшить дискретность перестройки, фазы (фазовый шум преобразователя), 20

Так, например при f = 5 ° 10 Гц и m = 5, при дискретности установки

23 фазы выходных сигналов й<<< = — из32 вестная система обеспечивает диапазон перестройки частоты

1 1

f (- к — — — ) — -@ . — 10 кГц

2 — 1 2 "Ч.1 2

Э та и достаточно высокую предварительную фильтрацию входного сигнала от внешних шумов.

В-третьих, подключение второго входа смесителя 1 частот к выходу блока 10 опорных частот (второму гетеродину с постоянной частотой) позволяет существенно снизить номинал второй промежуточной частоты, поступающей на вход цифрового дискриминатора 3 (f,ð = 2 кГц). Использование генератора счетных импульсов с частотой f = 5 10 Гц позволяет уменьсЧ шить ошибку квантования фазы до ве8ч личины, рад. При этом сравни10з тельно просто обеспечивается микроминиатюризация усилителя 2 промежуточной частоты, для реализации которого используются только R,C элементы.

Таким образом, описываемая система позволяет существенно уменьшить основные составляющие аппаратурных ошибок цифровой динамической следящей системы и соответственно увеличить ее точность в восемь раз. а предлагаемая

3 1

=- (— — - -) а о 2м+

= 80 кГц.

При одинаковом диапазоне перестРойки частоты, например 6f= 10 кГц, система за счет увеличения емкости делителя 7 на три разряда обеспечивает уменьшение дискретности установки фазы выходной частоты (уровень фазового шума) в восемь раз, т.е.

2« ь< = —..

256

Во-вторых, подключение входа смесителя 8 частот к входу системы позволяет на два порядка уменьшить полосу пропускания полосового фильтра (йй„р, 200-300 Гц), а относительная свобода в выборе номинала этой частоты (fÄÄ = 2-3 МГц) позволяет использовать для реализации этих фильтров кварцевые фильтры (доброт «ость которых составляет 3000-10000), обеспечивающие практически идеальную

6 стабильность (— = 10 ) собственf венных амплитудно-частотных характеристик, максимальное подавление паразитных составляющих выходного < сигнала преобразователя код — частоФормула изобретения

Цифровая динамическая следящая система, содержащая последовательно соединенные делитель частоты, первый смеситель, второй вход которого подключен к входу системы, полосовой фильтр, второй смеситель, усилитель промежуточной частоты, цифровой дис-, криминатор, цифровой фильтр-экстраполятор, интерполятор, второй вход которого соединен с первым выходом блока опорных частот, второй выход которого соединен с вторым входом цифрового дискриминатора, и блок сравнения, второй вход которого под- ключен к второму выходу цифрового фильтра-экстраполятора, о т л и ч аю щ а я с я тем, что, с целью повышения точности, в нее введен цифровой модулятор, сигнальный вход которого подключен к третьему выходу блока опорных частот, четвертый выход которого пЬдключен к второму входу второго смесителя, первый и второй модулирующие входы цифрового модулятора соответственно подключены к первому и второму выходам блока сравнения, а выход цифрового модулятора подключен к входу делителя частоты.

1290249

Д7иГ i. . 1

1290249

Ф

Составитель В. Башкиров

Техред К.Ходанич . Корректор А. Ильин

Редактор А. Гулько

Заказ 7897/43 Тираж 885 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4