Вычислительная система

 

Изобретение относится к области вычислительной техники. Цель изобретения - повышение производительности вычислительной системы за счет сокращения времени на подключение внешнего устройства (ВУ), необходимого для вьтолнения определенной задачи. Вычислительная система (ЕС) содержит процессор, оперативное запоминающее устройство, канал ввода-вывода, внешние устройства, формирователи кодов, анализатор состояний ВУ, блок связи с каналом, устройство управления очередностью контроля, включающее блок ввода данных, блок буферной памяти, блок сопряжения, устройство анализа, блок обмена, генератор сигналов. ВС также содержит блоки набора адреса, блоки распознавания и хранения адреса ВУ и блок установки и передачи адреса ВУ. 2 з.п. ф-лы, 3 ил. (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК р 4 G 06 F 11/00

ОЛИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 960832 (21) 3840717/24-24 (22) 07.01.85 (46) 15.02.87, Бюл. К 6 (72) А.Н.Швыдков, В.Т.Болгов и Т.И.Хабарова (53) 681.3 (088.8) (56) Авторское свидетельство СССР

Ф 960832, кл. G 06 F 15/16, G 06 F 11/00, 1979. (54) ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА (57) Изобретение относится к области вычислительной техники. Цель изобретения — повышение производительности вычислительной системы за счет сокращения времени на подключение внеш„SU,„,1290330 А 1 него устройства (ВУ), необходимого для выполнения определенной задачи.

Вычислительная система (BC) содержит процессор, оперативное запоминающее устройство, канал ввода-вывода, внешние устройства, формирователи кодов„ анализатор состояний BY, блок связи с каналом, устройство управления очередностью контроля, включающее блок ввода данных, блок буферной памяти, блок сопряжения, устройство анализа, блок обмена, генератор сигналов. ВС также содержит блоки набора адреса, блоки распознавания и хранения адреса BY и блок установки и передачи адреса BY. 2 з.п. ф-лы, 3 ил. с каналом 3, Блок 7 самоконтроля осуществляет контроль работоспособности соответствующего ВУ, формирует информацию о его состоянии и обмене с каналом 3. Данная информация поступает на формирователь 8, который формирует код состояния ВУ с .признаком обмена. Анализатор 9 состояний осуществляет периодический опрос формирова10 телей и производит анализ кодов состояний, При наличии изменений в состоянии 13У код состояния поступает в блок 10 и затем в канал 3.

При появлении признака обмена BY с каналом код состояния с анализатора 9 поступает в блок 14 сопряжения, а затем в блок 13 в соответствии с адресом BY. В блоке 13 производится накопление кодов состояния с признаками обмена по соответствующим BY.

Генератор 17 осуществляет формирование временных меток с заданными периодами тестового контроля BY которые поступают в устройство 15 ана25 лиза на вход формирователя 18 адресов.

Формирователь 18 адресов производит формирование списка адресов ВУ, контролируемых с заданным периодом, информация по которым записана в блоке 13 буферной памяти. После формирования списка по управляющему сигналу формирователя 18 код состояния

BY поступает из блока 13 буферной памяти в блок 19 сравнения. В блоке 19

1 129

Изобретение относится к вычислительной технике и является усовершенствованием известной вычислительной системы по авт.св. 11 960832.

Целью изобретения является повышение производительности вычислительной системы за счет сокращения времени на связь с внешним устройством (ВУ).

На фиг. 1 приведена схема вычислительной системы; на фиг. 2 — структурная схема блока установки и передачи адреса ИУ; на фиг, 3 — структурная схема блока распознавания и хранения адреса BY, Вычислительная система (фиг. 2) содержит процессор 1, оперативное запоминающее устройство 2, канал 3 ввода - вывода, BY 4, включающие блок 5 обмена, блок 6 логической обработки и блок 7 самоконтроля, формирователи 8 кодов, анализатор 9 состояний ВУ» блок 10 связи с каналом.

Вычислительная система содержит также устройство 11 управления очередностью контроля, которое содержит блок 12 ввода данных, блок 13 буферной памяти, блок 14 сопряжения,устройство 15 анализа, блок 16 обмена, генератор 17 сигналов, причем устройство 15 анализа содержит формирователь 18 адресов, блок 19 сравнения и блок 20 согласования, блоки 21 набора адреса, адресные входы 22 BY блоки 23 распознавания и хранения адреса ВУ, блок 24 установки и передачи адреса ВУ.

Блок 24 установки и передачи адреса ВУ (фиг. 2) содержит сдвиговый регистр 25, генератор 26 импульсов, кнопку 27 управления, группу переключателей 28, информационный выход 29, элемент И 30, триггер 31, счетчик 32, выходы синхронизации 33 и разрешения

34 блока установки и передачи адреса BY, Блок 23 распознавания и хранения адреса BY (фиг. 3) содержит: первый сдвиговый регистр 35, первый элемент И 36, первый коммутатор 37, первый триггер 38, триггер 39, второй элемент И 40, второй счетчик 41, первый счетчик 42, второй сдвиговый регистр 43, второй коммутатор 44.

Вычислительная =истема работает следующим образом.

В процессе решения функциональных задач ВУ 4 обмениваются информацией

0330 2 производится анализ наличия признака

Ф обмена в коде состояния BY. Анализ производится путем сравнения поступившего кода с эталонным, При отсут- ствии признака обмена в коде состояния адрес BY поступает в блок 20 согласования, где производится формирование кодограммы для ввода в процессор.

По завершению анализа блоком 19 сравнения вырабатывается управляющий сигнал, который поступает в блок

16 обмена, а сформированная кодограмма из блока 20 согласования записываегся в блок 13. Блок 16 обмена выставляет требование на обмен, по которому канал 3 осуществляет стандартную операцию ввода — вывода по считыванию с блока 13 буферной памяти и записи в оперативное запоминающее устройствб массива данных об обмене.

По программе обработки массива данных, находящейся в оперативном

3 1 запоминающем устройстве 2, определяется перечень BY подлежащих тестовому контролю. На основании сформированного перечня управляющего программой тестового контроля производится контроль BY.

Отображение состояния BY производится на устройстве визуального отображения состояния вычислительной системы.

При возникновении неработоспособного состояния ВУ, необходимого для решения задачи, выполняемой системой, производится оперативное подключение исправного BY и свободного от обслуживания ранее введенных задач BY что достигается путем установки необходимого адреса на блоке

24 установки и передачи адреса BY и передачи нового адреса на блок 23 распознавания и хранения адреса,входящего в состав каждого BY На блоке распознавания и хранения адреса

BY этот адрес хранится до присвоения нового адреса.

При необходимости возможна установка адреса вручную, т,е, набор адреса непосредственно на пульте BY.

На группе переключателей 28 набирают физический номер внешнего устройства, которому необходимо присвоить определенный адрес для ввода этого устройства в решение задачи.

После набора адреса нажимают кнопку

27 "Ввод", т.е. на первый вход сдвигового регистра подается "1", в результате чего адрес переписывается на выходы регистра. Как только кнопку отпускают, т.е. на первый вход регистра подается "0", регистр 25 начинает сдвигать информацию на выходах относительно последнего выхода, с которого информация поступает на выход 29. С блока установки и передачи адреса выдаются одновременно с адресом синхроимпульсы и управляю- щие сигналы (сигналы, дающие разрешение на запись выдаваемой информации каждого байта в блок распознавания и хранения внешнего устройства) вЂ, Сразу же после ввода адреса внешнего устройства в линию связи, т.е. после нажатия кнопки "Ввод", набирают рабочий адрес, который необходимо присвоить выбранному внешнему устройству для решения определенной задачи, и снова нажимают кнопку нВвод . По290330 рядок выдачи адреса в линию связи аналогичен описанному.

Информация на блоки распознавания и хранения адреса BY подается по трем шинам: распределяющей 34, информационной 29 и шине 33, по которой поступают синхроимпульсы. Как только на блок распознавания и хранения адреса внешнего устройства поступает распределяющий сигнал "1", начинается

10 запись информации, передаваемой по шине, в регистр 35 сдвига. Управляющий сигнал поступает и на первый счетчик 42, который после отсчета восьми управляющих сигналов выдает!

5 на первый триггер 38 "1", которая закрывает дальнейшее поступление информации на первый сдвиговый регистр 35 и одновременно дает разрешение на работу первого коммутатора 37. В этом

20 коммутаторе производится сравнение поступившего адреса с физическим адресом BY. В случае, если адреса совпадают, коммутатор выдает "1" на вход второго триггера, который устанавливается в единицу. С второго триггера

39 сигнал поступает на второй элемент И 40, В случае прихода единицы с триггера 39 и управляющего сигнала, разрешающего запись, новый адрес внешнего устройства записывается на второй регистр 43. После записи на второй регистр адреса внешнего устройства второй счетчик 41 закрывает доступ

35 какой-либо другой информации на второй регистр 43 и открывает доступ на первый регистр 35. Адрес с второго регистра 43 поступает на внешнее устройство, т.е. внешнему устройству присваивается рабочий адрес, который необходим для решения определенной задачи. В случае необходимости следующего изменения рабочего адреса внешнего устройства на блоке набора адреса необходимо набрать сначала физический адрес BY которому необходимо изменить адрес, а затем новый его рабочий адрес, и ввести их в линию связие

50 Введение в систему блоков установки и передачи адреса внешнего устройства и распознавания и хранения адреса внешнего устройства позволяет увеличить производительность вычислительной системы за счет сокращения времени, затрачиваемого на подключение внешнего устройства, необходимого для выполнения определенной задачи

1290330 6 ва блока, выход триггера соединен с вторым входом элемента И, выход которого соединен со счетным входом счетчика и является выходом разрешения блока установки и передачи адреса внешнего устройства, выход переполнения счетчика соединен со своим входом сброса и R-входом триггера.

1, Вычислительная система по авт. св. Р 960832, о т л и ч а ю щ а я— с я тем, что, с целью повышения производительности эа счет сокращения времени на связь с внешним устройством, система содержит блок установки и передачи адреса внешнего устройства, и блоков набора адреса и и блоков распознавания и хранения адреса внешнего устройства, где ив число внешних устройств в системе, причем выходы разрешения, информационный и синхронизации блока установки и передачи адреса внешнего устройства соединены с входами соответственно разрешающим, информационным и синхронизации блоков распознавания и хранения адреса внешнего устройства, информационные выходы блоков распознавания и хранения адреса внешнего устройства соединены с адресными входами соответствующих внешних устройств, группы выходов блоков набора адреса соединены с группами информационных входов соответствующих блоков распознавания и хранения адреса внешнего устройства, группа информационных входов блока установки и передачи адреса внешнего устройства образует вход адреса внешнего устройства вычислительной системы.

2. Система по п. 1, о т л и ч а— ю щ а я с я тем, что блок установки и передачи адреса внешнего устройства содержит генератор импульсов, сдвиговый регистр, триггер, элемент

И, счетчик и кнопку управления, причем выход генератора импульсов соединен с входом синхронизации сднигового регистра, первым входом элемента И и является выходом синхронизации блока установки и передачи адреса внешнего устройства, разрешающий вход сдвигового регистра и S-вход триггера соединены через кнопку управления с шиной единичного потенциала блока, группа информационных входов сдвигового регистра является

1группой информационных входов блока установки и передачи адреса внешнего устройства, вьгход последнего разряда сдвигового регистра является информационным выходом блока установки и передачи адреса внешнего устройстФормула изобретения

10 3. Система по п. 1, о т л и ч аю щ а я с я тем, что блок распознавания и хранения адреса внешнего усТройства содержит первый и второй регистры, первый и второй триггеры, первый и второй счетчики, первый и второй элементы И и первый и второй коммутаторы, причем вход синхронизации блока распознавания и хранения адреса внешнего устройства подключен

20 к входам синхронизации перного и второго регистров, информационный вход блока распознавания и хранения адреса внешнего устройства подключен к информационным входам первого и вто25 рого регистрон, разрешающий вход блока распознавания и хранения адреса внешнего устройства соединен с первыми входами первого и второго элементов И, выход первого элемента И

30 соединен: с разрешающим входом первого регистра и счетным входом первого счетчика, выход переполнения которого соединен со своим входом сброса и

S-входом первого триггера, выход ко35 торого соединен с управлякнцим входом первого коммутатора и вторым входом первого элемента И, выход первого регистра соединен с информационным входом первого коммутатора, выход кото40 рого соединен с S-входом второго триггера, выход которого соединен с вторым входом второго элемента И, выход которого соединен со счетным входом второго счетчика и разрешающим вхо45 дом второго регистра, выход которого соединен с первым информационным входом второго коммутатора, выход которого является информационным выходом блока распознавания и хранения адре50 са внешнего устройства, группа информационных входов блока распознавания и хранения адреса ннешнего устройства образует второй информационный вход второго коммутатора, выход перепол55 нения нторого счетчика соединен со своим входом сброса и R-входами первого и второго триггеров.

Фиг. 1

27

Ф,1

Составитель Д.Ванюхин

Редактор И.Рыбченко Техред А.Кравчук Корректор В.Бутяга

Заказ 7903/47 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

133035, Москва,. Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4