Цифровой синтезатор частот с частотной модуляцией

 

Изобретение относится к радиотехнике . Цель изобретения - повьше- - ние быстродействия, Устр-во содержит эталонный генератор 1,источник 2 модулирующего сигнала, фазовый модулятор 3, интегратор 4, два управляемых аттенюатора 5 и 18, фазовый детектор 6, источник 7 сигнала настройки , два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 и 19, управляемый усилитель 9, фильтр 10 нижних частот, делитель 11 частоты с переменным коэф,деления, блок установки 12 частоты, АЦП 13, преобразователь кода 14, регистр 15 сдвига, регистр 16 памяти, управляемый генератор 17 и эл-т.настройки 20. При получении команды из блока установки 12 на изменение выходной частоты устр-во переходит из рабочего режима в режим настройки, осуществляемый в четыре этапа. По окончании четвертого этапа режима настройки достигается заданное качество частотной модуляции выходного колебания и устр-во снова переходит в режим нормальной работы. Цель достигается путем сокращения суммарной длительности режима настройки, 1 ил. с 9 (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) А1 (511 4 Н 03 Ь 7/1б, Н 03 С 3/10

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

4((1, ., (21) 3969178/24-09 (22) 24,10,85 (46) 28,02.87, Бюл, N - 8 (71) Московский электротехнический институт связи (72) Н.Н. филимонов (53) 621.373.42:621.376.32(088.8) (56) Авторское свидетельство СССР

1(919040, кл. Н 03 С 3/10, Н 03 I. 7/16, 07.05.80.

Авторское свидетельство СССР

Ф )0357?б, кл. Н 03 С 3/10, Н 03 1 7/16, 12.01.82.. (54) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ С

ЧАСТОТНОЙ МОДУЛЯЦИЕЙ (57) Изобретение относится к радиотехнике. Цель изобретения — повьппе-ние оыстродействия. Устр-во содержит эталонный генератор 1,„источник 2 модулирующего сигнала, фазовый модулятор 3, интегратор 4, два управляе1 мых аттенюатора 5 и 18, фазовый детектор 6, источник 7 сигнала настройки, два элемента ИСКЛЮЧАК61ЕЕ ИЛИ

8 и 19, управляемый усилитель 9, фильтр 10 нижних частот, делитель 11 частоты с переменным коэф,деления, блок установки 12 частоты, АЦП 13, преобразователь кода 14, регистр 15 сдвига, регистр 16 памяти, управляемый генератор 17 и эл-т.настройки

20, Гри получении команды из блока установки 12 на изменение выходной частоты устр-во переходит из рабочего режима в режим настройки, осуществляемый в четыре этапа. По окончании четвертого этапа режима настройки достигается заданное качество частотной модуляции выходного колебания и устр-во снова переходит в режим нормальной работы. Цель достигается путем сокращения суммарной длительности режима настройки. 1 ил.

I l 29

Изобретение относится к радиотехнике и может быть использовано в возбудителях радиопередающих устройств с частотной модуляцией.

Целью изобретения является повышение быстродействия, На чертеже изображена электрическая схема цифрового синтезатора частот с частотной модуляцией.

Цифровой синтезатор частот с частотной модуляцией содержит эталонный генератор 1, источник 2 модулирующего сигнала, фазовый модулятор 3, интегратор 4, первый управляемый аттенюатор 5, фазовый детектор 6, источник 7 сигнала настройки, первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8, управляемый усилитель 9, фильтр 10 нижних частот, делитель Il частоты с переменным коэффициентом деления (ДПКД), блок 12 установки частоты, аналогоцифровой преобразователь (АЦП) 13„ преобразователь 17 кода, регистр 15 сдвига, регистр 16 памяти, управляемый генератор 17, второй управляемый аттенюатор 18, второй элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 19, элемент 20 настройки, Цифровой синтезатор частот с частотной модуляцией работает следующим образом.

Рри получении команды на изменение выходной частоты цифровой синтезатор частот с частотной модуляцией переходит из рабочего режима в режим настройки.

На первом подготовительном этапе режима настройки блока 12 установки частоты выдает код на установку соответству ощего коэффициента деления

11 ДПКД 11, коэффициента ослабления первого управляемого аттенюатора 5

А = N а также соответствующего значения коэффициента.усиления управляемого усилителя 9, которое пропорционально величине М. Одновременно блок 12 установки частоты выдает импульс нормированной длительности, который поступает на вход сброса регистра 15 сдвига и вход установки регистра 16 памяти, В результате этого все разряды регистра 16 памяти устанавливаются в состояния, соответствующие единичному коэффициенту передачи второго управляемого аттенюатора 18, а все разряды регистра 15 сдвига сбрасываются в состояние логического "О". Сброс разрядов регистра 15 сдвига в нуль подготавливает

2 автономный режим р-боты системы фазоной автоподстройки цифрового синтезатора частот. Действительно, появляющийся на первом выходе регистра

l5 сдвига сигнал логического "0" отключает источник 2 модулирующего сигнала, а одновременное появление сигналов логического "0" на втором и первом выходах регистра 15 приво-. дит к Boýíèêíoâåíèþ на выходе первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 сигнала логического "0" который отключает источник 7 сигнала настройки ° Кроме того, сброс разрядов регистра 15 в нуль блокирует запись информации с выхода преобразователя 14 кода в регистр 16 памяти. Эта блокировка осуществляется сигналом логического 0", возникающим на выходе второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 19 при одновременном появлении сигналов логического "0" на первом и третьем выходах регистра 15 сдвига.

На втором этапе работы в режиме настройки цифрового синтезатора частот происходит отработка системой фазовой автоподстройки начальной расстройки, возникающей в результате изменения коэффициента деления ДПКД

1\ на предыдущем этапе. Кроме того, на .втором этапе режима настройки начинается последовательное продвижение логических единиц в разряды регистра 15 сдвига, Это продвижение логических единиц производится в такт с появлением импульсов на выходе

ДПКД и оно необходимо для тактирования работы всего синтезатора частот.

Интервал времени Т между моментами о появления двух соседних выходных импульсов ДПКД ill тактирующих продвижение единиц в регистре 15, соответствует интервалу регулирования системы фазовой автоподстройки. В то же время выходы регистра 15 сдвига являются соответственно выходами некоторых (К+1)"го, K-го и (К+2)-го разрядов регистра, и число К, соответ ствующее номеру первого используемого выхода разрядов регистра 15 сдвига, выбирается таким, чтобы эа интервал времени к Т переходные процессы в системе фазовой автоподстройки, обусловленные отработкой начальной расстройки, всегда заканчивались, В результате отработка начальной расстройки в предлагаемом цифровом синтезаторе частот производится системой

1293840

40 фазовой автоподстройки, работающей в автономном режиме, так как на всем протяжении переходного процесса по отработке начальной расстройки на выходах регистра 15 сдвига поддержи- 5 ваются сигналы логических нулей и, соответственно, источники возмущений системы фазовой автоподстройки (источник 2 модулирующего сигнала и источник 7 сигнала настройки) отключены. Второй этап работы заканчивается установлением в системе фазовой автоподстройки некоторого стационарного значения разности фаэ, а на выходе фазового детектора 6 — соответствующего установившегося значения выходного напряжения.

На третьем этапе работы в режиме настройки производится вычисление такого значения коэффициента ослабления А второго управляемого аттенюУ атора 18, установка которого обеспечивает достижение требуемого качества частотной модуляции выходного колебания синтезатора, Для неискаженной частотной модуляции значение коэффициента ослабления А должно соответствовать равенству между значением крутизны управления частотой опорного сигнала системы фазовой 30 автоподстройки посредством последовательно соединенных первого управляемого аттенюатора 5, интегратора

4 и фазового модулятора 3, с одной стороны, и значением крутизны управления частотой выходного сигнала ДПКД

11 посредством последовательно соединенных второго управляемого аттенюа.тора 18 и управляемого генератора 17, с другой стороны, Отсюда следует, что для неискаженной частотной модуляции необходимо обеспечить А

Я

S, /Sö,, где 8 — крутизна управления частотой опорного сигнала посредством последовательно соединенных 4g интегратора 4 и фазового модулятора

3, а S„ — крутизна управления частотой управляемого генератора 17 по входу, подключенному к выходу второго управляемого аттенюатора 18. Од- щ нако в результате воздействия на управляемый генератор 17 различных дестабилизирующих факторов, а также вследствие нелинейности и разброса характеристик управления частотой управляемого генератора 17, точное значение крутизны S для конкретного синтезатора и конкретной рабочей частоты неизвестно, Поэтому значение коэффициента ослабления А, обеспед 1 чивающее неискаженную модуляцию> также неизвестно. Для оценки неизвестного значения А производится иден 2 тификация значения крутизны управления частотой управляемого генератора

17 на основе введения пробного возмущения от источника 7 сигнала настройки. Для этого по переднему фронту К-го выходного импульса ДПКД 11 происходит продвижение логической

"1" в К-разряд тактирующего регистра 15 сдвига, Появление логической

"1" в, К-ом разряде регистра 15 сдвига соответствует появлению на втором выходе этого регистра сигнала логической "1" ° Этот сигнал поступает на вход первого элемента ИСКЛЮЧАЮЩЕЕ

ИЛИ 8 и вместе с сигналом логического ".0", поступающим на другой вход первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8, приводит к появлению на его выходе сигнала логической "1", В свою очередь этот сигнал логической "1" включает источник 7 сигнала настройки. В результате по переднему фронту

-ro выходного импульса ДПКД 11 на объединенные входы первого и второго управляемых аттенюаторов 5 и 18 от источника 7 сигнала настройки поступает перепад напряжения амплитудой х . Этот перепад х приводит к отклонению разности фаз в системе фазовой автоподстройки цифрового синтезатора от установившегося ранее стационарного значения, К моменту появления на выходе ДПКД 11 следующего (K+1)-го импульса величина этого отклонения разности фаз от стационарного значения определяется разностью дополнительных набегов фаз за интервал времени Т сигналов, о поступающих на вход фазового детектора,б, Величина дополнительного набега фазы опорного сигнала за время

Т в данном случае определяется модуляцией частоты эталонного генератора перепадом х посредством посо ледовательно соединенных первого управляемого аттенюатора 5, интегратора 4 и фазового модулятора 3 и составляет величину, равную х Я Т /М, Дополнительный набег фазы выходного сигнала ДПКД 11 эа время Т в рассматриваемом случае обусловлен модуляцией частоты управляемого генератора

17 перепадом х, поступающим на вход о ° второго управляемого аттежоатора 18, и составляет величину х .Я„р T /N.

5 129384

В результате к моменту появления на выходе ДПКД 11 (К+1)-го импульса разность фаз в системе ФАП отклоняется от стационарного значения на величину х, S, Т; (1-$ /, )/N.

Соответствующее этому отклонению разности фаз отклонение выходного напряжения фазового детектора 6 от стационарного значения составляет величину 1Î

S, т (1-$„, /S )/X, где Y, — крутизна дискриминационной характеристики фазового детектора 6.

Коэффициент усиления управляемого усилителя 9 в соответствии с полу- 15 ченным от блока 12 установки частоты .кодом, ранен 11/Е, S х„ Т, На выходе управляемого усилителя 9 имеется разделительный конденсатор (не показан1, емкость которого выбрана соот- Я нетствующей выделению иэ выходного напряжения фазового детектора 6 непосредственно величины отклонения этого напряжения от установившегося ра" нее значения, В результате в момент появления на выходе ДПКД 11 (К+1)-го импульса на выходе управляемого усилителя 9 формируется перепад напряжения амплитудой, равной величине (l-S,, /S. ), Исходя из этой величины, ЗО несложно нычислить значение коэффициента ослабления А, которое соответствует неискаженйой частотной модуляции выходного сигнала синтезатора, Поэтому с появлением на выходе 35

ДПКД 11 (К+1)-го импульса источник

7 сигнала настройки отключается и на. чинаются вычисления требуемого значения коэффициента ослабления Ад, Кроме того, практически сразу после 40 появления на выходе ДПКД 11 (К+1)"го импульса выдается сигнал на разрешение записи результатов вычисления требуемого значения А в регистр 16 памяти и включение источника модулирующего сигнала 2, поскольку быстродействие устройств, принимающих участие н вычислениях требуемого значения А, всегда можно обеспечить достаточно высоким, Все эти операции производятся в предлагаемом синтезаторе следующим образом, С появлением на выходе ДПКД 11 (К+1)-ro импульса в (К+1}-й разряд регистра 15 сдвига продвигается логи- 5 ческая "1" и за счет этого на первом выходе регистра 15 появляется сигнал . логической "l". С появлением (К+1)-го выходного импульса ДПКД 11 на входе г

О 6

АЦП 13 формируется напряжение величиной (1-$„, /S ). Этот же (K+1)-й импульс, поступая на вход "Пуск" АЦП

13, запускает процесс преобразования аналогоной величины (1-S /$ ) в

9 соответствующий цифровой код, За счет обеспечения соответствующего быстродействия АЦП 13 напряжение на его входе можно считать практически неизменным на протяжении одного цикла преобразования, Результат преобразования — IIHApoBAQ представление величины (1-S9, /S,) поступает на нход преобразователя 14 кода, на выходе которого формируется цифровой код, соответствующий величине $ „,/S . Однонременно с этими процессами появившийся на первом выходе регистра

15 сдвига сигнал логической "1", поступая на один из входов второго элемента ИСКЛЮЧА10ЩЕЕ ИЛИ 19, переключает его выходной сигнал на сигнал логической "l", который поступает на вход разрешения записи (нход V) регистра 16 памяти и разрешает запись н регистр 16 памяти кода, поступающего на вход этого запоминающего регистра с ныхода преобразователя 14 кода. Кроме того, сигнал, возникающий на Ътором выходе АЦП 13 н момент окончания цикла преобразования, проходя через элемент 20 задержки, поступает на тактовый вход (нход С) регистра 16 памяти н момент времени, когда формирование цифрового кода, соответствующего величине S /S на выходе преобразователя 14 кода уже закончено. В результате код, соответствующий величине S /$, запиЧг сывается в регистр 16 памяти и поступает на управляющий вход второго управляемого аттенюатора 18 ° Этот код формируется на входе второго управляемого аттенюатора 18 практически сразу после появления на выходе

ДПКД 11 (К+1)-го импульса, поскольку при реализации АЦП 13, преобразователя 14 кода, регистра 15 сдвига, регистра 16 памяти и второго элемента ИСКЛ10ЧАЮЩЕЕ ИЛИ 19 на современной элементной базе длительность интервала времени, необходимого для формирования этого кода, может быть обеспечена много меньшей, чем длительность интервала регулирования системы фазовой автоподстройки, В соответствии с этим одновременно с вычислением кода, соответствующего величине S„, /S происходит отклю7 12938 чение источника 7 сигнала настройки и включение источника 2 модулирующего сигнала. Эта коммутация осуществляется сигналом логической "1", возникающим на первом выходе регистра

15 сдвига при появлении на выходе

ДПКД 11 (К+1)-го импульса, Этот сигнал "1" поступает с первого выхода регистра 15 сдвига на управляющий вход источника 2 модулирующего сигнала и включает его, Кроме того, этот же сигнал логическои "!" поступает на один из входов первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 и переключает его выходной сигнал с сигнала логической l" на сигнал логического

"0", Тем самым источник 7 сигнала настройки отключается, Таким образом, третий этап работы предлагаемого цифрового синтезатора частот в режиме настройки начинается с появлением на выходе ДПКД 11 К-ro импульса (т.е. сразу после окончания отработки начальной расстройки системой фазовой автоподстройки) и за25 канчивается практически сразу после появления на выходе ДПКД 11 следующего (К+1)-го импульса формированием на управляющем входе второго управляемого аттенюатора 18 такого кода, который обеспечивает значение его коэффициента ослабления, соответствующего требуемым малым искажением частотной модуляции выходного колебания, Соответственно длительность это- 35 го этапа работы практически равны длительности одного интервала регулирования системы фаэовой автоподстройки (с точностью до быстродействия, примененной при реализации синтеза- ®О тора элементной базы). В предлагаемом синтезаторе значение коэффициента ослабления Ад второго управляемого аттенюатора 18, соответствующее неискаженной частотной модуляции, выставляется не точно, а с ошибкой, которая обусловлена конечной разрядностью представления входных аналоговых сигналов в АЦП 13 (так называемой ошибкой квантования), 50

Сразу после установки требуемого значения коэффициента ослабления второго управляемого аттенюатора 18 и включения источника 2 модулирующего сигнала начинается последний, четвертый этап работы цифрового синтезатора в режиме настройки. На протя- . жении этого этапа в системе фазовой

40 автоподстройки происходит переходный процесс по отработке оставшегося к моменту отключения источника 7 сигнала настройки отклонения разности фаз от стационарного значения, Кроме того, в начале четвертого этапа (К+2)-й выходной импульс ДПКД 11 блокирует запись информации в регистре !6 памяти, Эта блокировка происходит следующим образом :(К+2) -й выходной импульс ДПКД ll продвигает логическую "1" в (К+2)-й разряд регистра !5 сдвига и в результате этого на третьем выходе регистра 15 сдвига появляется сигнал логической "1"; этот сигнал логической "1", поступая на один из входов второго вентиля

ИСКЛЮЧАЮЩЕЕ ИЛИ 19, переключает его выходной сигнал с сигнала логической

"l" на сигнал логического "0", который в свою очередь поступает на вход разрешения записи (вход V) регистра

16 памяти и блокирует запись информации в него. Длительность четвертого этапа режима настройки определяется величиной остаточного отклонения разности фаз и инерционностью системы фаэовой автоподстройки, т,е. длительностью процесса отработки остаточного отклонения разности фаз °

По окончании четвертого этапа режима настройки достигается заданное качество частотной модуляции выходного колебания и цифровой синтезатор частот переходит из режима настройки в режим нормальной работы, который продолжается до тех пор, пока блок 12 установки частоты не выдаст новой команды на изменение частоты выходного колебания, Благодаря сокращению длительности процесса подстройки коэффициента ослабления второго управляемого атте» нюатора 18 практически до длительности одного интервала регулирования системы фазовой автоподстройки при сохранении длительности остальных этапов режима настройки, а также достигаемой степени точности подстройки ослабления значительно сокращается суммарная длительность режима настройки, Повышается быстродействие цифрового синтезатора частот, Длительность процесса подстройки коэффициента ослабления второго управляемого аттенюатора 18 практически равна одному интервалу регулирования системы фазовой автоподстройки, Кро1293840 ме того, длительность подготовительного этапа режима настройки и длительность аналогичного этапа работы известного устройства одинаковы, поскольку определяются быстродействием одинаковых блоков — скоростью управления источниками модулирующего сигнала и сигнала настройки, скоростью установки коэффициента деления делите.ля частоты спеременным коэффициентом деления, коэффициентов ослабления управляемых аттенюаторов и т.д. Длительность второго этапа настройки цифрового синтезатора частот также не превышает длительности соответствующего этапа работы известного устройства, поскольку не исключается автономный режим работы системы фазовой автоподстройки при отработке начальной частотной расстройки, а инерционность системы фазовой автоподстройки и диапаэон возможных значений начальной расстройки и в известном синтезаторе, и н предлагаемом цифровом синтезаторе частот одинаковы при одинаковой реализации блоков систем фазовой автоподстройки. Кроме того, при соответствующем выборе размаха выходного сигнала исзо точника настройки величина отстающего к моменту отключения источника сигнала настройки отклонения разности фаз в системе фазовой автоподстройки от стационарного значения в предлагаемом цифровом синтезаторе частот не выходит за пределы диапазона возможных значений остаточного отклонения разности фаз известного синтезатора и при одинаконой реализации блоков длительность последне40

ro, четвертого этапа работы предлагаемого цифрового синтезатора частот в режиме настройки не превосходит длительности такого же этапа работы известного синтезатора. Наконец, независимо от выбора размаха выходного сигнала источника сигнала настройки и конкретного способа реализации блоков предлагаемого синтезатора частот при соответствующем выборе числа уровней квантования входного аналогового напряжения н АЦП 13 ошибка нычисления коэффициента ослабления второго управляемого аттенюатора

18 к концу режима настройки для пред- 55 лагаемого цифрового синтезатора частот не превышает ошибки подстройки козффипиента ослабления второго упранляемого а ттенюа тора н конце режима настройки известного синтезатора:.

Последовательно соединенные интегратор 4 и фазовый модулятор 3 вместе с подключенным к другому входу фазового модулятора эталонным генератором 1, предназначенные для формировачия частотно-модулированного опорного колебания системы фазовой автоподстройки, могут быть реализованы на основе кварцевого генератора, частота колебаний которого управляется напряжением.

Управляемый усилитель 9 может быть выполнен в виде декадного умножающего цифроаналогового преобразователя, причем входом управляемого усилителя 9 является точка подключения источника опорного напряжения к декадному цифроаналоговому преобра-. зователю и к этой точке входа усилителя подключен соответствующий разделительный конденсатор (не показан), Емкость этого разделительного конденсатора выбирается такой величины, чтобы постоянная времени переходных процессов, возникающих на входе управляемого усилителя 9, была с одной стороны много меньше, чем длительность интервала регулирования системы фазовой антоподстройки, а с другой стороны — много больше, чем длительность процессов преобразования входного напряжения АЦП 13 в его выходной код. Управляющим входом управляемого усилителя 9 является шина подачи цифрового кода на вход умножающего цифроаналогового преобразователя. Первый и второй управляемые аттенюаторы 5 и 18 могут быть выполнены в виде соответствующих цифроаналоговых преобразователей для деления, При этом выходом управляемых аттенюаторон 5 и 18 является точка подключения к цифроаналоговому преобразователю для деления источника опорного напряжения, Включенный в цепь обратной связи цифроаналогового преобразователя для деления умножающий цифроаналоговый преобразователь при реализации первого управляемого аттенюатора 5 имеет декадную структуру, а при реализации второго управляемого аттенюатора 18 — двоичную структуру, АЦП 13 может быть выполнен в виде аналого-цифрового преобразователя последовательного приближения.

93840 12

f0

11 l2

Первый и второй элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 8 и 19 могут быть непосред" ственно реализованы на соответствующих стандартных цифровых интегральных микросхемах, Регистр 15 сдвига может быть реализован на основе стандартных цифровых интегральных микросхемах, При этом на информационный вход (вход D) регистра 15 сдвига подается сигнал логической "1".

Источник модулирующего сигнала 2 может быть реализован на основе последовательного соединения собственно источника модулирующего сигнала (например, микрофона с микрофонным усилителем, датчика телеметрической информации, формирователя группового сигнала и т.п.) и электронного коммутатора. При этом выход электронного коммутатора является выходом блока 2, а вход управления — управляюшим входом блока 2.

Источник 7 сигнала настройки может быть реализован в виде последовательного соединения источника опорного напряжения и электронного коммутатора, При этом выход электронного коммутатора является выходом источника 7 сигнала настройки, а вход управления — управляющим входом. Источник опорного напряжения может быть реализован в виде формирователя опорного напряжения на стабилитроне . ной информации: по переднему фронту импульсов, поступающих на тактовый вход регистра 16 памяти, происходит установка D-триггеров регистра в состояния, соответствующие сигналам, поступающим на информационные входы регистра 16 памяти, а эти записанные состояния триггеров регистра 16 памяти сохраняются до следующего момента записи информации в регистр 16 памяти, Преобразователь 14 кода является комбинационной логической схемой, которая преобразовывает выходной код

Е АЦП !3 в код,соответствующий разности кодов . 1000...0-Z.

Элемент 20 задержки может быть реализован в виде цепочки последовательно соединенных стандартных цифровых микросхем — инверторов.

При этом число последовательно соединенных инверторов должно быть четным, а их суммарная задержка входного сигнала должна обеспечиваться большей, чем задержка формирования выходного сигнала преобразователя 14 кода, Формула из обретения

Цифровой синтезатор частот с частотной модуляцией, содержащий последовательно соединенные источник модулирующего сигнала, первый управляемый аттенюатор, интегратор, фазовый модулятор, фазовый детектор, 45

Регистр 16 памяти может быть реализован на стандартных цифровых микросхемах и состоит из набора D-триггеров, неинвертирующие выходы которых являются выходами регистра 16 памяти, à D âõîäû — информационными входами. При этом вход установки (вход S) регистра 16 памяти подключен к входам сброса (входам R) всех

D-триггеров младших разрядов и к входу установки (входу S) D-триггера самого старшего разряда. Кроме того, тактовые входы (входы С) всех 0триггеров объединены и подключены к выходу инвертора, вход которого подключен к выходу вентиля И-НЕ. Входы этого вентиля служат входом разрешения записи (входом V) и тактовым входом (входом С) регистра 16 памяти. При отсутствии сигнала логической "1" на установочном входе и наличии сигнала логической "!" на входе разрешения записи регистра 16 памяти работает в режиме записи входфильтр нижних частот, управляемый генератор и делитель частоты с переменным коэффициентом деления, выход которого подключен к второму входу фазового детектора, эталонный генератор, выход которого соединен с вторым входом фазового модулятора, источник сигнала настройки, выход которого объединен с выходом источника модулирующего сигнала и подключен к сигнальному входу второго управляемого аттенюатора, выход которого подключен к другому входу управляемого генератора, при этом управляющий вход делителя частоты с переменным коэффициентом деления объединен с управляющим входом первого управляемого аттенюатора и подключен к выходу блока установки частоты, о т л ич а ю шийся тем, что, с целью ,повышения быстродействия, введены последовательно соединенные управляемый усилитель, аналого-цифровой преобразователь, преобразователь кода и

Составитель Ю. Ковалев

Редактор Л. Повхан Техред B.Кадар Корректор Т, Колб

Заказ 396/59 Тираж 902 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д.4/5

11роизводственно-полиграфическое предприятие, г. Ужгород, ул, Проектная> 4

13 129 регистр памяти, а также первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, второй элемент

ИСКЛЮЧАЮЩЕЕ ИЛИ, элемент задержки и регистр сдвига, при этом сигнальный вход управляемого усилителя подключен к выходу фазового детектора, выход регистра памяти соединен с управляющим входом второго управляемого аттенюатора, тактовый вход регистра сдвига и вход "Пуск" аналого-цифрового преобразователя соединены и подключены к выходу делителя частоты с переменным коэффициентом деления, вход и выход элемента задержки подключены соответственно к второму выходуаналого-цифрового преобразователя и к тактовому входу регистра памяти, вход разрешения записи которого соединен с выходом второго эле3840 !4 мента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого объединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с управляющим входом источника модулирующего сигнала и подключены к первому выходу регистра сдвига, второй выход которого подключен к второму входу первого элемента ИСКЛЮЧАЮ111ЕЕ

ИЛИ, выход которого соединен с уп10 равляющим входом источника сигнала настройки, третий выход регистра сдвига подключен к второму входу второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, вход установки регистра памяти объединен с входом сброса регистра сдвига и с управляющим входом управляемого усилителя и подключен к вы ходу блока установки часто ты.