Устройство для контроля цифровых узлов

 

Изобретение относится к вычислительной технике и автоматике, может быть использовано при разработке средств контроля и диагностирования .цифровых узлов и является усовершенствованием изобретения по авт. св. № 488210. Цель изобретения - повьяпение быстродействия при поиске неисправностей цифровых узлов с обратными связями. Устройство содержит блок 1 управления, блок 2 памяти, распределитель 3, коммутатор 5, первый регистр 7, выполненный на счетных триггерах , первый блок 8 сравнения, второй регистр 9 и второй блок 10 сравнения . Распределитель 3 содержит пер (Л 1ЧЭ Риг..1

СОЮЗ СОВЕТСНИХ

РЕСПУБЛИК

1!в! OII

159 4 С 06 F I I 6

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТИРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ASTGPCHOMY СВИДЕТЕЛЬСТВУ

Фиг,1. (61) 488210 (21} 3950348/24-24 (22) 17.07.85 (46) 07.03.87. Бвл. Ф 9 (72) Л.И.Дрель (53} 68!.3(088.8) (56) Авторское свидетельство СССР Р 488210, кл. G 06 F 11/16, 1973.

:(54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ УЗПОВ (57) Изобретение относится к вычислительной технике и автоматике, может быть использовано при разработке средств контроля и диагностирования .цифровых узлов и является усовершенствованием изобретения IIO аят. св.

У 488210. Цель изобретения — повышение быстродействия при поиске неисправностей цифровых узлов с обратными связями. Устройство содержит блок I управления, блок 2 памяти, распределитель 3, коммутатор 5, первый регистр 7, выполненный на счетных триггерах, первый блок 8 сравнения, второй регистр 9 и второй блок 10 сравнения. Распределитель 3 содержит пер1295399 вый счетчик Il, третий регистр 12, выполненный на ЕЯ-триггерах, .генераторы 13 одиночных импульсов и элемент ИЛИ 14. Входная последовательность двоичных символов, поступающая с контролируемого цифрового узла, подается на входы коммутатора 5, обеспечивая совместно со счетчиком 11 формирование на триггерах регистра 7 контрольйого числа. Разряды полученного контрольного, числа обладают свойствами контрольных разрядов кода

Хэмминга для контролируемой двоичной последовательности. Полученное число сравнивается с эталонным, считываемым из блока 2 памяти. В случае, если коды не сравнились, что свидетельствует о неисправности цифрового узла, производится проверка всех контрольных точек, и на регистре 9 оказывается минимальный двоичный код, со;ответствующий неисправной контрольной точке, реальный номер которой зафиксирован в блоке 1 управления. При контроле цифровых узлов, для которых характерно возникновение однобитовых неисправностей, при их наличии, после проверки одной контрольной точки состояние выходов блока 8 сравнения фактически оказывается пропорциональИзобретение относится к вычислительной технике и автоматике, может быть использовано при разработке средств контроля и диагностирования цифровых узлов и является усовершенствованием изобретения по авт.св.

Ф 488210.

Целью изобретения является повышение быстродействия при поиске неисправностей.

На фиг.1 представлена структурная схема устройства для контроля цифровых узлов; на фиг.2 — временная диаграмма формирования контрольного числа.

Устройство для контроля цифровых узлов содержит блок 1 управления, блок 2 памяти, распределитель 3 импульсов, вход 4 синхронизации которого является первым входом устройст5

f5

20 ным номеру искаженного символа в двоичной последовательности. Поскольку в синхронных схемах цифровых узлов искажение, возникшее в какой-либо точке схемы в данном такте, не приводит к искажению состояния других точек схемы до появления следующего синхроимпульса, точка, исказившаяся первой, и является источником ошибки.

Минимальный двоичный код на регистре

9, свидетельствующий о наименьшем номере искаженного символа для соответствующей контрольной точки по сравнению с другими, указывает на эту точку как на источник возникновения однобитовой ошибки. При контро- ° ле узлов с обратными связями, для которых характерно возникновение однобитовой ошибки, при наличии нес-. кольких входов элемента на проверку подключаются только точки цепи, начинающейся с входа, для которого на регистре 9 зафиксировано минимальное двоичное число среди других входов, соответствующих одному выходу. Таким образом осуществляется исключение проверок "лишних" логических цепей и увеличивается быстродействие процесса локализации неисправности.

2 з.п. ф-лы, 2 ил, 2 табл.

2 ва, коммутатор 5, управляющие входы которого соединены с выходами распределителя 3, а информационный вход является вторым входом 6 устройства, первый регистр 7, входы которого связаны с выходами коммутатора 5, первый блок 8 сравнения, первая группа входов которого подключена к группе выхоцов блока 2 памяти, вторые входы соединены с выходами первого регистра 7, а выход несравнения связан с блоком 1 управления. Кроме того, устройство содержит второй регистр 9 и второй блок 10 сравнения, группа информационных входов второго регистра

9 связана с группой выходов поразрядного сравнения блока 8 сравнения и первой группой входов блока 1О сравнения. Вторая группа входов блока 10 сравнения соединена с группой выхо5399

3 129 дов второго регистра 9. Распределитель 3 импульсов срдержит счетчик 11 регистр,12, группу генераторов 13 одиночного импульса и элемент ИЛИ 14.

Блок 1 управления содержит элемент

ИЛИ 15, счетчик 16, элемент И 17, кнопку 18 начальной установки, регистр 19, элемент 20 задержки, информационный и управляющий входы 21 и

22, выход 23 номера неисправной точки.

Устройство для контроля цифровых узлов работает следующим образом..

Перед началом проверки первой контрольной точки цифрового узла путем нажатия на кнопку 18 производится исходная установка узлов и блоков устройства. При этом сбрасываются в нулевое состояние регистры 7, 12 и

19, счетчик 16 и все разряды, кроме второго, счетчика 11, а второй разряд счетчика 11 и все разряды регистра 9 устанавливаются в единичные состояния. Входная последовательность двоичных символов, поступающая на вход 6 устройства, с контролируемого цифрового узла подается на информационные входы коммутатора 5. Синхронно с символами последовательности иа вход 4 устройства поступают тактовые импульсы, обеспечивающие работу счетчика ll в счетном режиме.

Соотношение между числом символов во входной последовательности и соответствующей разрядностью счетчика ll определяется формулой

m 2 — (К+ I) где m — число символов входной последовательности;

К вЂ” число разрядов счетчика 11.

В процессе поступления синхросигналов на счетный вход счетчика 11 при установке каждого, начиная с третьего, разряда счетчика 1! в единицу осуществляется установка в единицу соответствующего разряда регистра 12, составленного из RS-триггеров.

По перепаду из "0" в "1" на выходе каждого иэ RS-триггеров, который возникает один раз в течение времени проверки одной контрольной точки, осуществляется запуск соответствующего генератора 13 одиночного импульса. Импульс с выхода генератора 13 проходит через первый элемент ИЛИ 14 и производит установку в единицу первого разряда счетчика 11.

f0

Таким образом, в процессе работы счетчика Il включаются его выходные состояния, определяемые по формуле

N = 2, где i = 2,3,..., при этом выходное состояние 2 подменяется состоянием 2 + 1

Например, для четырехразрядного счетчика длина входной последовательности двоичных символов должна быть равна 11, а счетчик ll при работе проходит следующие состояния: 0010— исходное состояние, второй разряд счетчика исходно устанавливается в единицу; 001 1 — после поступления первого тактового импульса; 0101 после поступления второго тактового импульса, при этом третий разряд счетчика, установившись в единицу, в результате счета обеспечивает путем формирования перепада из "0" в

"1" на выходе соответствующего RSтриггера регистра 12 и запуска генератора 13 одиночного импульса установку сигналом с выхода первого элемента ИЛИ 14 в единицу первого разряда счетчика 11; 0110 — после поступления третьего тактового импульсФ;

0111 — после поступления четвертого тактового импульса; 1001 — после и вступления пятого тактового импульса и т.д.

В первом разряде регистра 7 формируется дополнение до четности числа символов, выбираемых из входной последовательности в моменты равенства единице первого разряда счетчика 11.

Во втором разряде формируется дополнение до четности числа символов, выбираемых из последовательности в моменты равенства единице второго разряда счетчика 11. Разряды полученного на регистре 7 контрольного числа обладают свойствами контрольных разрядов кода Хэмминга для контролируемой двоичной последовательности.

В табл. l и на фиг.2 приведен пример формирования контрольного числа на регистре 7 для входной последовательности 10011010110.

Контрольное число, сформированное на регистре 7 равно 0101.

Признаком окончания формирования контрольного числа и конца проверки данной контрольной точки является сигнал переполнения счетчика 11. На блоке 8 происходит сравнение сформированнсго на регистре 7 контрольного

5 129 числа и эталонного числа, считанного из блока 2 памяти по адресу, соответствующему данной контрольной точке. Номер контрольной точки (адрес контрольного числа в блоке 2 памяти) определяется содержимым счетчика 16. При последовательной проверке контрольных точек формирование адресов осуществляется путем прибавления единиц по счетному входу счетчика 16 сигналом переполнения счетчика ll, проходящего через элемент ИЛИ 5 è элемент 20.

При совпадении сформированного контрольного числа и числа, считанного из блока 2 памяти, на выходах поразрядного сравнения и выходе несравнения блока 8 появляются уровни логического нуля. Информация с выходов поразрядного сравнения блока 8, поступая на первые входы блока 10, сравнивается с информацией, хранящейся на регистре 9. Так как в регистр

9 записывается единичная информация по всем разрядам (максимальное значение кода), то при сравнении чисел на блоке 8 код, хранящийся в регистре

9, всегда оказывается больше кода на выходах поразрядного сравнения блока

8 (на всех его выходах при сравнении уровни логического нуля) и на выходе блока 10 вырабатывается сигнал уровня логической единицы.

На вход элемента И 17 поступает сигнал переполнения счетчика l 1,,сигнал с выхода несравнения блока 8 и сигнал с выхода блока 10. Импульс на выходе элемента И 17 может сформироваться только при совпадении единичных уровней этик сигналов. Для формирования импульса после окончания формирования контрольного числа для данной контрольной точки (момент, определяемый единичным уровнем сигнала переполнения счетчика 11) должно произойти несравнение полученного на регистре 7 контрольного числа и числа, считанного иэ блока 2 памяти эталонного для данной контрольной точки (единичный уровень на выходе несравнения блока 8), а также код, сформированный на выходах поразрядного сравнения блока 8, должен быть меньше кода, хранящегося в регистре 9 (единичный уровень на выходе блока 10).

Если контролируемый цифровой узел исправен, значения контрольных чисел, 5399 6 сформированных для всех его контрольных точек, совпадают с эталонными значениями, хранящимися в блоке 2 памяти. При этом после проверки каждой контрольной точки сигнал переполнения счетчика ll проходит через элемент ИЛИ 15 и элемент 20, обеспечивая прибавление единицы к содержимому счетчика 16 и исходную установку счетчика ll и регистров 7 и 12. На выходе элемента И 17 во время проверки исправного цифрового узла не сформируется ни один импульс, т.е. регистры 9 и 19 после окончания проверки останутся в исходном состоянии.

Нулевая информация в регистре 19 по выходу 23 устройства после окончания проверки цифрового узла свидетельствует о том, что контролируемый цифровой узел исправен.

Если при проверке контрольной точки не происходит сравнения на блоке

8 и двоичный код, хранящийся в регистре 9, оказывается больше кода на выходах поразрядного сравнения блока

8, то сигнал переполнения счетчика

1l проходит через элемент И 17 и обеспечивает прием на регистр 9 информации с блока 8, а на регистр

19 — информации о номере контрольной точки со счетчика lб. В любом другом случае прием на регистры 9 и 19 не вырабатывается.

Через время, определяемое элеменЗ> том 20 задержки и превышающее время работы блоков 8 и 10, сигнал переполнения обеспечивает прибавление единицы к счетчику 16 и сброс регистров 7 и 12, а также счетчика 11, кроме его второго разряда, который устанавливается в единицу. Указанная процедура проделывае.вся для всех контрольных точек цифрового узла. После проверки всех точек на регистре 9 оказы 15 вается минимальный двоичный код, соответствующий неисправной контрольной точке, реальный номер которои фиксируется на регистре 19.

При контроле цифровых узлов, для

5О которых характерно возникновение однобитовых неисправностей, при их наличии после проверки одной контрольной точки состояние выходов поразрядного сравнения блока 8 фактически

55 оказывается пропорционально номеру искаженного символа в двоичной последовательности. Это обуславливается тем, что в устройстве используются

7 12953 контрольные числа, сформированные в виде контрольных разрядов кодов Хэмминга дЛя входных последовательностей.

В табл.2 показано на примере рассмотренной входной последовательности как в зависимости от номера искаженного символа меняется значение . формируемых контрольных чисел, а также состояние выходов поразрядного 10 сравнения блока 8 после сравнения сформированного контрольного числа с эталонным контрольным числом 0101.!. Устройство для контроля цифровых узлов по авт. св. Ф 488210, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия при поиске неисправностей, в него дополнительно введены второй регистр и с второй блок сравнения, причем группа выходов результата сравнения первого блока сравнения подкхночена к группе

3О информационных входов второго регистра и первой группе информационных входов второго блока сравнения, вторая группа информационных входов которого подключена к группе разрядных

35 выходов второго регистра, вход paspeшения приема информации и установочный вход которого соединены соответственна с третьим и четвертым выходами блока управления, второй вход ко40 торага соединен с выходом неравенства второго блока сравнения, третий вход блока управления соединЕн с выления содержит элемент ИЛИ, элемент задержки, счетчик, элемент И, регистр и кнопку начальной установки, причем выход элемента ИЛИ через элемент задержки соединен со счетным входом счетчика, вход начальной установки которого объединен с входом начальной установки регистра и первым входом элемента ИЛИ и подключен к выходу кнопки начальной устаневки, 50

Поскольку в синхронных схемах цифровых узлов искажение, возникшее в какой-либо точке схемы в данном такте, не приводит к искажению состояния других точек схемы до появления следующего синхроимпульса, точка, исказившаяся первой, и является источником ошибки. Минимальный двоичный код на регистре 9, свидетельствующий о наименьшем номере искаженного символа для соответствующей контрольной точки по сравнению с другими, указывает на эту точку как на источник возникновения однобитовой ошибки. Реальный номер данной контрольной точки, зафиксированный на ре" .гистре 19, присутствует на вьщоде 23 устройства. Информация с выхода 23 используется потребителями устройства для определения номера неисправной контрольной точки, являющейся первоисточником ошибки.

В процессе локализации дефекта цифрового узла с помощью предлагаемого устройства нет необходимости последовательно подключать на контроль все его точки. В случае разветвленных логических цепей подключение к устройству контрольных точек для проверки осуществляется последовательно от выходов элементов узла к их,входам. При этом номер, подлежащий контролю точки, через входы 21 и 22 (вход 21 — информационный, вход

22 — управляющий} устройства записывается на счетчик 16, обеспечивая считывание из блока 2 памяти соответствующего эталонного числа. После проверки всех элементов цепи узла без обратных связей определяется элемент, контрольная тачка выхода котерого неисправна, а контрольные точки входов исправны, т.е. производится локализация неисправности. При конт99 8 роле узлов с обратными связями, для которых характерно возникновение однабитовой ошибки, при наличии нескольких входов элемента на проверку подключаются только точки цепи, начирающейся с входа, для которого на регистре 9 зафиксировано минимальное двоичное число среди других вхо- дов, соответствующих одному выходу, и номер которого зафиксирован в регистре 19.

Таким образом осуществляется исключение проверок "лишних" логических цепей и увеличивается быстродействие процесса локализации неисправности.

Формула изобретения ходом распределителя импульсов, второй выход блока управления соединен с в ;адам начальной установки распределителя импульсов.

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем, что блок управ1295399

Таблица !

Выходные состояния счетчика 11

Тактовый импульс

Входная последовательность импульсов

Информация на входах регистра ?

Информация на выходах регистра 7

00)1

0011

001 1

0000

0101

00!i

0000

0011

01 1:0

0100

0111

0111

1I0l

1001!

001

1101

II 0i 0

0000 0

0110

1011

10)l

0)10

0000

1100

1011

1 101

1101

0101

1)10

11)0

0000

0101

9 выход элемента И соединен с входом разрешения приема регистра, выход счетчика соединен с информационным входом регистра и является первым выходом блока, выходы элементов задержки, элемента И и кнопки начальной установки являются соответственно вторым, третьим и четвертым выходами блока, выход регистра является выходом номера неисправной точки устройства, первый, второй и третий входы элемента И являются соответственно вторым, первым и третьим входами блока, второй вход элемента

ИЛИ объединен с третьим входом элемента И, вход предварительной установки и вход разрешения счетчика являются соответственно четвертьи и пятым входами блока.!

3. Устройство по и. 1, о т л и— ч а ю щ е е с я тем, что распределитель импульсов содержит счетчик, регистр, группу генераторов одиночного импульса и элемент ИЛИ, причем выходы разрядов счетчика с первого по п-й соединены с соответствующими входами регистра, выходы которогэ соединены с входами соответствующих генераторов одиночного импульса, выходы которых подключены к соответствующим входам элемента ИЛИ, выход которого соединен с установочным входом счетчика, счетный вход которого является тактовым входом устройства, вход сброса регистра объединен с входом сброса счетчика и является входом начальной установки распределителя, выход переполнения счетчика является выходом распределителя.

-1295399

Таблица 2

Состояние

Полученное значение

Искаженный выходов поразрядного сравнения блока 8 символ входной последовательности контрольного числа на регистре 7

0011

0110

0101

0000

0110

001 1

0111

0010

1001

I 100

1010

1011

1110

1100

1001

1101

1000

lll0

1011

1010

Нет искажения

0000

010 1

7иитай» иаааулааею йирааЬ а лат аиаа Ф

9 а 7 а а М И аааалал лаалаУаЮатааэиаата

Юи.гар аааналта «ли И аааа r рагиаи

° ра 7 алларl ааюаатра У рлааарааиат ар

А ил/рла раааа. тра 7 аиаааХрааиатла 1 ааааа 9 раааатра 1 ааиаа9рааиатра 1

Составитель И.Сафронова

Техред Л.Сердюкова.

Корректор Г. Решетник

Редактор И.Шулла

Заказ 618/55

Тираж б73 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4