Цифроаналоговый преобразователь

 

Изобретение относится к области вычислительной техники и может быть использовано для построения цифроаналоговьпс и аналого-цифровых преобразователей в интегральном исполнении . Цель изобретения - повышение быстродействия преобразования. Преобразователь содержит шину 1 опорного напряжения, шину 2 нулевого потенциала, информационную шину 3, тактовую шину 4, резистивный делитель из 2 последовательно соединенных резисторов 5, п каскадов ключей на МОП-транзисторах 7, п элементов НЕ 8, элемент И 9, управляемый делитель 10 на двух МОП-транзисторах 10,, 10 и выходную шину 11 устройства . Поставленная цель достигается за счет;, введения в преобразователь управляемого делителя напряжения, что позволило значительно сократить время нарастания выходного сигнала в середине шкалы преобразователя. 1 ил. г- СЛ С N) СО чэ 00

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУбЛИК (5д 4 Н 03 M 1/66

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСВ ВУ

Г 0

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21). 3961685/24-24 (22) 08. 10.85 (46) 15.03.87. Бюл. № 10 (72) В.II.Àðñåíüåâ и Э.P.Àóçèíüø (53) 681.325 (088.8) (56) Патент США ¹ 4146882, кл. Н 03 К 13/02, опублик. 1979.

IEEE International Solid-State

Circuits Conference, 1976, с. 154,155 (54) ЦИФРОАНАЛОГОВЫЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к области вычислительной техники и может быть использовано для построения цифроаналоговых и аналого-цифровых преобразователей в интегральном исполнении. Цель изобретения — повышение быстродействия преобразования.

„,Я0„„1297228 А 1

Преобразователь содержит шину 1 опорного напряжения, шину 2 нулевого потенциала, информационную шину 3, тактовую шину 4, резистивный делитель

h из 2 последовательно соединенных резисторов 5, п каскадов 6, -6„ ключей на МОП-транзисторах 7, и элементов НЕ 8, элемент И 9, управляемый делитель 10 на двух МОП-транзисторах

10,, 10< и выходную шину 11 устройства. Поставленная цель достигается за счет„ введения в преобразователь управляемого делителя напряжения, что позволило значительно сократить время нарастания выходного сигнала в середине шкалы преобразователя.

1 ил.

1297228!

Изобретение относится к вычислительной технике и может быть использовано для построения цифроаналогоBbIx и аналого-цифровых преобразователей в интегральном исполнении.

Цель изобретения — повышение быстродействия.

На чертеже приведена функциональная схема преобразователя.

Цифроаналоговый преобразователь IO (ЦАП) содержит шину 1 опорного напряжения, шину 2 нулевого потенциала, информационную шину 3, тактовую шип ну 4, резистивный делитель из 2 последовательно соединенных резисто- !5 ров 5, п каскадов 6, -6„ ключей на

МОИ-транзисторах 7, п элементов НЕ 8, элемент И 9, управляемый делитель

10 напряжения на двух MOll-транзисторах 10,, 10 и выходную шину 11 уст- 20 ройства.

На информационную шину 3 устройства поступает двоичный код и на выходной шине 11 устройства появляется соответствующее ему напряжение.

Быстродействие ЦАП определяется скоростью нарастания и временем установления выходного сигнала. Максимальное время, необходимое для нарастания сигнала до установившейся ве- 30 личины, определяется максимальным весом разряда, равным половине эталонного напряжения. При этом время нарастания выходного сигнала до значения половины эталонного напряжения 35 (1/2 шкалы) ограничено внутренними цепями ЦАП.

Двоичный код подключает соответствующие МОП-транзисторы 7 к определенному выводу цепочки резисторов, 40

5, устанавливая на шине 11 ЦАП соответствующее напряжение резистивного делителя. Как видно из чертежа, двоичному коду 100...0 соответствует подключение MOII-транзисторов к сред- 45 нему выводу делителя.

Наличие сигнала логической единицы в старшем (и-м)-ом разряде входного кода разрешает прохождение тактового сигнала с шины 4 на вход элемента И 9, в результате чего на выходе ЦАП на время действия тактового сигнала появляется напряжение, которое определяется делителем 10 из сопротивлений открытых МОП-транзисторов 10 „и 10, равное половине опорного напряжения. После прохождения тактового сигнала на выходе ЦАП устанавливается напряжение, соответствующее двоичному коду на шине 3.

Делитель 10 напряжения передает на шину напряжение, соответствующее

1/2 шкалы за период тактового сигнала с постоянной времени, значительно меньшей постоянной:времени цепочки резисторов 5. Благодаря этому фронт нарастания сигнала на выходе ЦАП определяется только двумя MOII-транзисторами. При их выключении установившееся значение выходного напряжения определяется точностью резисторов 5.

Уменьшение времени нарастания выходного сигнала в середине шкалы за счет подключения низкоомной цепи делителя 10 наиболее эффективно может быть использовано при построении аналого-цифровых преобразователей последовательного приближения, когда сравнение аналоговой величины с эталонной начинается, как правило, с. 1/2 шкалы.

Таким образом, использование управляемого делителя напряжения на двух MOII-транзисторах позволяет увеличить быстродействие ЦАП с сохранением точностных характеристик.

Кроме того, благодаря тому, что время нарастания выходного сигнала

ЦАП определяется постоянной времени

МОП-транзисторов, становится возможным увеличить номинал резисторов

2 R, т.е. уменьшить их геометрические размеры. Это преимущество позволяет существенно уменьшить площадь ЦАП в интегральном исполнении.

Формула из обр ет ения

Цифроаналоговый преобразователь, содержащий шину опорного напряжения и шину нулевого потенциала, между которыми включен резистивный делитель

h напряжения из 2 последовательно соединенных резисторов, где п — число разрядов устройства, п каскадов

2 ключей из двух групп по — MOII-тран2\т зисторов в каждой, где m — номер разряда, истоки МОП-транзисторов перного каскада ключей соединены с соответствующими выводами резисторов резистивного делителя напряжения, стоки одноименных МОП-транзисторов первой и второй групп в каждом каскаде ключей объединены и являются соответствующими выходами данного каскада

1297228

Составитель 3.Моисеенко

Техред А.Кравчук Корректор А.Обручар

Редактор Н.Швыдкая

Заказ 795/61

Тираж 902 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, ll(-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 ключей, истоки МОП-транзисторов первой и второй rpупп каждого последующего каскада ключей соединены с соответствующими выходами предыдущего каскада ключей, затворы MOII-транзисторов первой группы каждого каскада ключей объединены и соединены через элемент НЕ с затворами MOII-транзис.торов второй группы данного каскада .ключей, входы элементов НЕ являются 10

;соответствующими разрядными входами информационной шины устройства, о тл и ч а ю шийся тем, что, с целью повышения быстродействия, в него введены элемент И и управляемый 15 целитель напряжения на двух MOII-тран4 зисторах, сток первого из которых и исток второго MOII-транзистора подключены к шине нулевого потенциала и шине опорного напряжения устройст- ва соответственно, исток первого и сток. второго МОП-транзистора объединены и подключены к выходу последнего каскада ключей, который является выходной шиной устройства, причем затворы МОП-транзисторов управляемого делителя напряжения объединены и подключены к выходу:элемента И, пер- вый вход которого объединен с и-M разрядным входом информационной шины устройства, а второй вход является тактовой шиной устройства.