Преобразователь кода во временной интервал

 

Изобретение относится к информационно-измерительной технике и может быть использована, например, в радиолокации и в устройствах автоматики. Целью изобретения является повьшение точности формирования временного интервала и расширение диапазона преобразования . Преобразователь работает в двух режимах-формиррвания коротких и больших временных интервалов. Выбор режима осуществляется автоматически цифровым компаратором 17, на входы которого по шине 18 опорного кода и с выхода регистра 12, поступают сравниваемые коды. Код, поступающий по шине 11 входного кода в регистр 12 записывается оттуда в цифроаналоговый преобразователь (ЦАП) 15 и в счетчик 13 импульсов, выход которого соединен с дешифратором 14. Триггер 36 и аналоговый коммутатор 32 управляют-совместно с триггерами 19,20,28, элементом И 21,- элементами ИЛИ 22, 29 и ключами 23, 24 зарядом-разрядом накопительного элемента (конденсатора) 26 с использованием генератора 25 стабильного тока, аналогового запоминающего устройства (АЗУ) 31, аналогового сумматора 33 и делителей 34, 35 напряжения . Порог срабатьшания компаратора 27 напряжений зависит от величин е (Л оо о: со

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (gII 4 H 03 M I /82

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ эйли;..-491

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3931123/24-24 (22) 11.07.85 (46) 30.03.87.Бюл. У 12 (72) М.В.Барьппников (53) 681.325 (088.8) (56) Авторское свидетельство СССР

Ф 1 115225, кл. Н 03 M 1/82, 1984.

Авторское свидетельство СССР

В 1115223, кл. Н 03 М 1/82, 1984. (54) ПРЕОБРАЗОВАТЕЛЬ КОДА ВО ВРЕМЕННОЙ ИНТЕРВАЛ (57) Изобретение относится к информационно-измерительной технике и может быть использовано, например, в радиолокации и в устройствах автоматики.

Целью изобретения является новьппение точности формирования временного интервала и расширение диапазона преобразования. Преобразователь работает в двух режимах-формирования коротких и больших временных интервалов. Вы„„SU„„130063? А 1 бор режима осуществляется автоматически цифровым компаратором 17, на входы которого по шине 18 опорного кода и с выхода регистра 12, поступают сравниваемые коды. Код, поступающий по шине ll входного кода в регистр 12 записывается оттуда в цифроаналоговый преобразователь

{ ЦАП) 15 и в счетчик 13 импульсов, выход которого соединен с дешифратором 14. Триггер 36 и аналоговый коммутатор 32 управляют-совместно с триггерами 19,20,28, элементом И 21; элементами ИЛИ 22, 29 и ключами 23, 24 зарядом-разрядом накопительного элемента (конденсатора} 26 с использованием генератора 25- стабильного тока, аналогового запоминающего устройства (АЗУ) 31, аналогового сумматора 33 и делителей 34, 35 напряжения. Порог срабатывания компаратора

27 напряжений зависит от величин

1300637 напряжений ЦАП 15, источника 16 опорного напряжения, эапитывающего ЦАП

l5 и генератор 25. Для уменьшения нелинейности заряда накопительного элемента 26 преобразователь содержит схему фаэировки тактовой частоты генератора 2 тактовых импульсов на триггерах 3,4, элементах И 5,6, элементе НЕ 10 и элементе задержки 9.

Для компенсации внутренней задержки

Изобретение относится к информационно-измерительной технике и может быть использовано в оптической локации и радиолокации, при построении средств испытаний и регулировки различных радиоэлектронных устройетв, а также в измерительной технике и в различных устройствах автоматики.

Цель изобретения — повышение точности формирования временного интервала и расширение диапазона преобразования.

На фиг.l показана структурная электрическая схема преобразователя кода во временной интервал; на фиг.2 — временные диаграммы, поясняющие его работу.

Устройство содержит входную шину

I генератор 2 тактовых импульсов, первый и второй триггеры 3 и 4, пер-. вый и второй элементы И 5 и б, первый элемент ИЛИ 7, первый 8.и второй 9 элементы задержки, элемент

НЕ 10, шину 11 входного кода, регистр 12, счетчик импульсов 13, дешифратор 14, цифроаналоговый преобразователь (ЦАП) IS, источник 16 опорного напряжения, цифровой компаратор 17, шину 18 опорного кода, третий и четвертый триггеры 19 и 20, третий элемент И 21, второй элемент

ИЛИ 22, первый 23 и второй 24 ключи, генератор 25 стабильного тока, накопительный1 элемент (коиденсатор) 26, компаратор напряжений 27, пятый триггер 28, третий элемент ИЛИ 29, одновибратор 30, аналоговое запоминающее устройство 31, аналоговый коммутатор 32, аналоговый сумматор 33, делители 34 и 35 напряжения, шестой используется элемент 8 задержки.

Запуск преобразователя осуществляется с помощью сигнала, поступающего по входной шине 1, который переключает триггер 19 формирования (на выходной шине 38) временного интервала, а также запускает одновибратор 30, управляющий состоянием триггера 36 и аналогового запоминающего устройства 31. 1 э и. ф лы. 2 ил .

2 триггер 36, шину 37 нулевого потенциала (общую шину) и выходную шину 38.

На фиг.2 изображено: а выход элемента НЕ 10; б выход элемента задержки 9; в сигнал на входной шине 1; r выход триггера 3 (4 1; д выход элемента ИЛИ 7; е первый выход триггера 19 — выходная шина 38; ж выход триггера 20; з вход управления ключа 23 и вход управления ключа 24 в "режиме 1"; к напряжение на конденсаторе 26 в режиме л выход одновибратора 30; м вход управления ключа 24 в "режиме н напряжение, на конденсаторе 26 в режиме II; и напряжение на выходе

АЗУ 31.

Генератор тактовых импульсов 2 формирует тактовые импульсы стабильной частоты типа "меандр". Элементы задержек 8 и 9 могут быть выполнены на отрезках кабелей. Второй элемент задержки 9 служит для компенсации задержки в элементе НЕ 10. В качестве первого 1, второго 2, четвертого

20, пятого 28 и шестого 36 триггеров используются D-триггеры, третий триггер 19 — RS-триггер. Первый вход

30 триггера 4 и второй вход триггера 3 являются R-входами, второй вход триггера 4 и первый вход триггера 3

С-входами, а третьи входы триггеров

3 и 4 D-входы. Первый вход третьего триггера 19 S-вход, второй вход

35 R-вход, первый выход прямой, второй выход инверсный. Первый вход четвертого триггера 20 С-вход, второй вход

S-вход, à íà D-вход триггера подан уровень логического нуля. Первый

40 вход пятого триггера 28 R-вход, вто37 4

3 13006 рой С-вхоц, à Hà D âõîä триггера 28 подан уровень логической единицы (не показано). Первый вход шестого триггера 36 R-вход, второй D-вхоц, а третий С-вход. 5

Счетчик импульсов 13 представлен собой вычитающий счетчик, имеющий вход предварительной установки кода в состояния. В зависимости от формы входного преобразуемого кода (двоич- 10 ный или двоичнодесятичный код) счетчик импульсов представляет собой вычитающий либо двоичный, либо двоично-десятичный счетчик. Дешифратор 14 представляет собой дешифратор кода 15 числа 1.

В исходном состоянии триггеры 3 4, l9,28,36 обнулены, а триггер 20 установлен в единичное состояние. Перевод триггера в исходное состояние 20 происходит автоматически после завершения очередного цикла преобразования.

В исходном состоянии ключ 23 разомкнут, а ключ 24 замкнут.

Устройство работает следующим об- 25 разом.

Перед началом преобразования с шины 11 в регистр 12 заносится преобразуемый код К. Старшие разряды К преобразуемого кода К с первого вы- З0 хода регистра 12 переписываются в счетчик 13. Код К „ определяет часть длительности формируемого временного интервала, равного целому числу периодов тактовой частоты. Младшие раз .35 ряды К, преобразуемого кода К со вто..Я рого выхода регистра 12 поступают на цифровой вход ЦАП 15 и определяют часть длительности формируемого временного интервала, составляющего 40 дробную часть периода

Кд Т = — — Т

24 о где N—

Т о

При этом ливается разрядность кода младших разрядов; период тактовой частоты. на выходе ЦАП 15 устанавнапряжение

К ьт

F = — — -- Е (1) оп Т о о где F, — напряжение источника опорного напряжения 16.

В зависимости от величины формируемого временного интервала в устройстве возможны два режима работы: режим 1 — режим формирования коротких временных интервалов; режим II режим формирования больших временных интервалов, Выбор режима производится автоматически цифровым компаратором 17 в соответствии с устанавливаемым на шине 18 опорным кодом. На второй вход цифрового компаратора

17 с третьего выхода регистра 12 поступает код, определяющий с необходимой (невысокой) точностью временную границу разделения режимов.

Рассмотрим вначале работу устройства в режиме I.

В этом случае величина преобразуемого кода меньше опорного кода на шине 18 и уровень логического нуля с выхода цифрового компаратора 17 поступает на второй вход (D-вход) шестого триггера 36 и на управляющий вход аналогового коммутатора 32, который подключает к первому (инверсному) входу аналогового сумматора 33 шину 37 нулевого потенциала.

Запуск цикла преобразования производится импульсом, поступающим на входную шину l (фиг.2в). Входной импульс взводит в единичное состоя. — . -ние третий триггер 19 — триггер формирования временного интервала (фиг.2е), запускает одновибратор 30 (фиг.2л — в "режиме 1" не используется) и поступает на С-входы триггеров 3 (первый вход) и 4 (второй вход). На втором (инверсном) выходе триггера 19 присутствующий до запуска единичный уровень переходит на нулевой уровень, при этом через третий элемент ИЛИ 29 размыкается вто-. рой ключ 24. На третьих входах (Dвходах) триггеров 3 и 4 действует парафазное импульсное напряжение (фиг.2а и б), формируемое из напряжения типа "меандр" генератора тактовой частоты 2 с помощью инвертораэлемента НЕ 1 0 и второго элемента задержки 9, служащего для компенсации задержки в элементе НЕ 10. По фронту запускающего импульса взводится в единичное состояние тот из триггеров 3 и 4, на третьем входе которого в данный момент действует единичный уровень тактовой частоты ,(для определенности на фиг.2г взят второй триггер 4) . Единичный уровень с выхода взведенного таким образом триггера выдает разрешение на относящийся к нему элемент И (в рас— сматриваемом случае — второй элемент

И 6) для прохождения через первый

1300637 (aT+ дТ )

С З31 (1) U = — aT

1 с1 С а F.

= — -- ш дТ + дТ

1 ЭЗ1 элемент ИЛИ 7 на счетный вход счетчика 13, инверсной по отношению к третьему входу этого триггера тактовой частоты (фиг.2д). В результате чего, запускающий импульс будет всегда опережать первый счетный импульс тактовой частоты на выходе первого элемента ИЛИ 7 на время дТ, не меньше полупериода тактовой частоты дТ, 1/2 Т (для определенности по фиг.2д будем полагать, что счетчик

13 срабатывает по спаду тактового импульса).

Первым тактовым импульсом, поступающим с выхода первого элемента

ИЛИ 7 и задержанным на время дТ... в первом элементе задержки 8, четвертый триггер 20 из исходного единичного состояния переводится в нулевое (фиг.2ж). При этом на выходе третьего элемента И 2! формируется импульс длительностью дТ = дТ,+

+ a T который поступает через втоЭЗ11 рой элемент ИЛИ 22 на управляющий вход первого ключа 23 (фиг.2з). Так как к этому времени второй ключ 24 выключен, то от генератора стабильного тока 25 (преобразователя напряжения в ток) происходит линейный заряд конденсатора 26 до напряжения (фиг.2к). где (= а Е,„ — ток генератора ста-, бильного тока;

С вЂ” величина емкости конденсатора 26; а — коэффициент пропорциональности преобразования напряжения в ток генератора 25 (определяется соотношением резисторов преобразователя).

После окончания управляющего импульса клич 23 вновь размыкается и на конденсаторе 26 фиксируется напряжение U„ .Так как в устройстве всегда обеспечивается условие дТ, Ъ

> 1/2 Т,, то исключается, таким образом, ошибки преобразования за счет нелинейности заряда конденсатора 26, имевшие место при малых и близких к нулю значениях его времени заряда у прототипа.

5 !

О

Счетчик 13 осуществляет последовательное вычитание единиц из кода К

По достижении счетчиком 13 состояния, соответствующего числу 1, срабатывает дешифратор 14 кода числа 1, при этом взведенный один из триггеров 3 или 4 (в рассматриваемом примере триггер 4) по R-входу сбрасывается в нулевое состояние (фиг.2r), чем прекращается формирование пачки счетных импульсов, состоящей из(К, -l) импульсов (фиг.2д).

Импульс с выхода дешифратора 14 поступает также на первый вход (R-вход) шестого триггера 36 и второй вход пятого триггера 28. В режиме Т шестой триггер 36 не меняет своего исходного нулевого состояния, так как íà его второй вход (D-вход) с цифрового компаратора 17 заведен уровень логического нуля, и воздействие импульса одновибратора 30 (фиг,2л) по третьему входу (С-входу) триггера 36 лишь подтверждает его нулевое состояние. То же самое происходит и от импульса дешифрато— ра 14 по первому входу триггера 36.

Пятый триггер 28 под действием импульса дешифратора 14 взводится в единичное состояние. При этом с некоторой задержкой 7 через второй элемент ИЛИ вновь замыкается ключ 23 (фиг,2в) и начинается второй в цикле преобразования линейный заряд конденсатора 26. Задержка Т определяется

1 задержкой в счетчике 13, дешифраторе

14, триггере 28 и элементе ИЛИ 22 и измеряется по отношению к К -1 им1 пульсу счетной тактовой частоты.

По достижению напряжения на конденсаторе 26 уровня порогового напряжения (1„„,(фиг.2к), поступающего на первый вход компаратора напряжения 27, компаратор срабатывает и с некоторой задержкой триггеры 19, 20 и 28 сбрасываются в исходные состояния. При этом на выходной шине (фиг.2е) 38 заканчивается формирование временного интервала, четвертый триггер 20 устанавливается в единичное состояние (фиг.2ж), пятый триггер 28 прекращает выработку второго управляющего импульса для ключа 23, а устанавливающийся на инверсном выходе триггера 19 единичный уровень через третий элемент ИЛИ 29 (фиг.2и) замыкает ключ 24 и конденсатор 26 быстро разряжается до нулевого уров1300637 ня. На этом цикл преобразования заканчивается.

Формируемый устройством временной интервал при линейном заряде конденсатора 26 с коэффициентом а Е /с из Od выражения (11 при установке порога а F.

U„„(2 Td+ aT ) (2) дет и соответствии с фиг.2, составлять:!

11 о (K 2) T +-, + г"е + а Е, О 11 с

dT<+

+ с = К Т+4Т+ (+ ) d 15

Выбрав значение задержки в первом элементе, равной сумме задержек в элементах устройства АТ можно, таким образом, полностью исключить систематическую погрешность преобразования, т.е. формируемая за-. держка равна

К

Т = К Г + йТ = К Т + --м- Т

1 (3) 11 лп+ ггг Еоо ооР где m m — коэффициенты делений де2 лителей напряжений 34 и 35.

Приравняв (2 ) и (3 ), находим требуе55 мые значения коэффициентов деления делителей 34 и 35

Т.а 2Т а

m = - ш

Я с - с

На фиг.2к пунктиром показан случай работы устройства без компенсации (дТ = О). В этом случае возЭЗ1 никла бы систематическая ошибка 30 ь = +г

dUJ

Для того, чтобы устройство было работоспособным в том случае, когда

aT = ьТ + ьТ >Т, счетчик 13 доЭЗ1 d считывает до единичного состояния, а не до нулевого, как в известном преобразователе. Недостающее значе- .. ние формируемой счетчиком задержки компенсируется соответствующим увеличением времени дозаряда конденса- 4р тора 26 путем соответствующего увеличения порога U, на величину, npottdt.1 порциональную То.

Пороговое напряжение U „задается аналоговым сумматором 33, оно рав-45 но в режиме I сумме двух напряжений, поступающих на второй и третий входа сумматора 33

Как видно, за счет того, что одно и то же опорное напряжение источника

16 используется для питания ЦАП 15, формирования порога элементами 33

35 и формирования преобразователем напряжение-ток 25 зарядного тока конденсатора 26, изменение этого напряжения в процессе эксплуатации не будут сказываться на точности формирования временного интервала. Максимальная длительность формируемого временного интервала в режиме I определяется допустимым для заданной точности преобразования саморазрядом конденсатора .26. На основании этого выбирается значение опорного кода, устанавливаемого (например, с помощью соответствующих перемычек) на первом входе цифрового компарато-.. ра 17.

В режиме II работы устройства значение преобразуемого кода оказывается больше значения опорного кода и на выходе цифрового компаратора 17 поэтому устанавливается единичный уровень, поступающий на второй вход (D-вход) шестого триггера

36 и на управляющий вход аналогового коммутатора, который подключает к первому (инверсному) входу анало- . гового сумматора 33 выход аналогового запоминающего устройства 31. Работа устройства в этом режиме отличается от режима I лишь управлением заряда-разряда конденсатора 26 и другим значением порога.

Установившееся при запуске устройства напряжение (фиг.2н) на конденсаторе 26 (aT + aT .) а Е с 1 ЭЗ1 в течение времени действия импульса одновибратора (фиг.2л) запоминается в аналоговом запомйнающем устройстве 31 (фиг.2п).

Длительность импульса одновибратора 30 выбирается, исходя из требуемого значения времени выборки аналогового запоминающего устройства, и реально лежит в диапазоне единицыдесятки мкс. Спадом импульса одновибратора шестой триггер 36 взводится в единичное состояние, так как в режиме II на его втором входе (Р-входе) присутствует единичный уровень.

Возникающий на выходе триггера 36 единичный уровень через третий элемент ИЛИ 29 (фиг.2м) поступает на 1300637

10 управляющий вход ключа 24, который замыкает конденсатор 26 .и разряжает его. При срабатывании дешифратора 14 шесток триггер 36 сбрасывается в исходное нулевое состояние, ключ 24 размыкается и конденсатор 26 начинает линейно заряжаться, также, как и в режиме I с тем только отличием, что заряжается он не с уровня У„, а с нулевого уровня (фиг.2н) . Для 10 формирования временного интервала, заданным преобразуемым кодом, в этом случае необходимо понизить порог на величину U... т.е.

Такую операцию производит аналоговый сумматор 33, на первый (инверсный) вход которого с аналогового запоминающего устройства 31 поступает постоянное напряжение Uo С точки зрения обеспечения работы режима EI опорный код должен соответствовать временному интервалу, величина кото- 25 рого не меньше суммы времени выборки 31, времени установления аналогового сумматора 33 и времени разряда конденсатора 26.

Достижимость поставленной цели 30 подтверждается приведенными расчетами и диаграммами работы, а также применением известных технических элементов и узлов.

Таким образом, за счет формирования с помощью парафаэной сетки тактовых импульсов зарядных интервалов времени не менее полупериода тактовой частоты исключаются ошибки из-эа

40 нелинейности заряда конденсатора в области малых времен. За счет использования в качестве источника стабильного тока преобразователя напряже-. ния-ток и запитки ЦАП, источника ста45 бильного тока 1 преобразователя напряжение — ток) от одного источника опорного. напряжения, а также использования напряжения источника опорного напряжения для формирования с помощью первого и второго делителей напряжений и аналогового сумматора порога компаратора напряжений, устраняется влияние на точность формирования нестабильности источника опорного напряжения, т.е. к нему не предь55 является специальных требований по стабильности. За счет увеличения при запуске устройства времени заряда конденсатора на время, равное сумме задержек в элементах устройства, одновременно с использованием дешифратора числа 1 при соответствующем компенсирующем увеличении порога компаратора напряжений достигается полное устранение систематической погрешности формирования временных интервалов, а за счет введения аналогового запоминающего устройства с одновибратором импульса выборки, аналогового коммутатора и цифрового компаратора обеспечивается формирование больших временных интервалов при одновременном обеспечении режима формирования коротких временных интервалов (расширение диапазона преобразования). формула изобретения

1.Преобразователь кода во временной интервал, содержащий генератор тактовых импульсов, первый.и второй ключи, первый, второй, третий, четвертый, пятый и шестой триггеры, пер вый элемент И, первый вход которого соединен с выходом первого триггера, первый вход которого объединен с первым входом третьего триггера и является входной шиной, а второй вход первого триггера объединен с первым входом второго триггера и подключен к выходу дешифратора, вход которого соединен с выходом счетчика импульсов, первый вход которого соединен с первым выходом регистра, вход которого является шиной входного кода, а второй выход подключен к первому входу цифроаналогового преобразователя, второй вход которого соединен с выходом источника опорного напряжения, и первый элемент задержки, выход которого соединен с первым входом четвертого триггера, второй вход которого объединен с вторым входом третьего триггера и подключен к выходу компаратора напряжений, первый вход которого объединен с первым входом второго ключа и первым выводом накопительного элемента и подключен к выходу первого ключа, первый вход которого соединен с выходом генератора стабильного тока, отличающийся тем, что, с целью повышения точности формирования временного интервала и расширения диапазона преобразования, в него

1300б37

12 введены элемент НЕ, второй элемент задержки, второй и третий элементы И, первый, второй и третий элементы ИЛИ, аналоговое запоминающее устройство, аналоговый коммутатор, аналоговый 5 сумматор, первый и второй делители напряжения, одновибратор и цифровой компаратор, первый вход которого явь ( ляется шиной опорного кода, второй вход подключен к третьему выходу регистра, а выход соединен с первым входом аналогового коммутатора, второй вход которого соединен с выходом аналогового запоминающего устройства, третий вход является шиной нулевого потенциала, а выход подключен к первому входу аналогового сумматора, второй вход которого через первый делитель напряжения соединен с выходом цифроаналогового преобразователя, выход подключен к второму входу компаратора напряжений, а третий вход соединен с выходом второго делителя напряжения, вход которого объединен с входом генератора ста25 бильного тока и подключен к выходу истбчника опорного напряжения, при этом первый вход аналогового запоминающего устройства соединен с выходом первого ключа, а выход ком30 паратора напряжений — с первым входом пятого триггера, второй вход которого объединен с первым входом шестого триггера и подключен к выходу дешифратора, а выход пятого триг-: З5 гера соединен с первым входом второ" го элемента И11И, выход которого подключен к второму входу первого ключа, а второй вход — к выходу третье-. го элемента И, первый вход которого соединен с выходом четвертого триггера, а второй вход является выходной шиной и подключен к первому выходу третьего триггера, второй выход которого соединен с первым входом третьего элемента ИЛИ, выход которого подключен к второму входу второго ключа, а второй вход — к выходу шестого триггера, второй вход которого соединен с выходом цифрового компаратора, а третий вход объединен с вторым входом аналогового запоминающего устройства и подключен к выходу одновибратора, вход которого объе динен с вторым входом второго тригге-. ра и является -входной шиной, причем выход второго ключа и второй выход накопительного элемента являются шиной нулевого потенциала, а вход первого элемента задержки объединен с вторым входом счетчика импульсов, и подключен к выходу первого элемента

ИЛИ, первый вход которого соединен с выходом первого элемента И, а второй вход — с выходом второго элемента И, первый вход которого объединен с третьим входом первого триггера и подключен к выходу второго элемента задержки, а второй вход второго элемента И соединен с выходом второго триггера, третий вход которого объединен с вторым входом первого эле-.. мента И и подключен к выходу элемента НЕ, вход которого объединен с входом второго элемента задержки и подключен к выходу генератора тактовых импульсов.

2. Преобразователь по и.1, о т— л и ч а ю шийся тем, что генератор стабильного тока выполнен на преобразователе напряжение — ток.

1300637

Составитель В.Войтов

Редактор И.Сегляник Техред А.Кравчук Корректор С .!Чекмар

Заказ 1160/56 . Тираж 902 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д.4/5

Производственно-полиграфическое предприятие, r.Óæãoðoä, ул. Проектная, 4