Амплитудно-фазовый анализатор гармоник периодических напряжений

 

Изобретение относится к измерительной технике и является дополнительным к авт. св. СССР № 815670. Цель изобретения - расширение функциональных возможностей устройства и повьшение точности при изменении частоты анализируемого сигнала. Амплитудно-фазовый анализатор гармоник содержит блок 1 формирования квадратурных сигналов, синхронные детекторы 2 и 3, фильтры 4 и 5 нижних частот, преобразователь 6 координат, активный гправляемый фильтр 7j преобразователь 8 частота - напряжение, цифровые аттенюаторы 9-11, блоки 12 и 13 сравнения, источники 14 и 15 образцового напряжения, преобразователи 16 и 17 аналог-код, индикаторы 18 и 19 фазы и амплитуды. В устройство введ.ен блок 20 формирования масштаба , а фильтры 4 и 5 нижних частот выполнены управляемыми в виде последовательно соединенных интегратора и запоминающего устройства. Указанные изменения позволяют повысить точность измерения в условиях действия помех и увеличить ширину полосы пропускания фильтров 4 и 5 нижних частот анализатора ., 3 з.п. ф-лы. 4 ил. с 9 :0 :х) х д f45

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) А2

n) 4 С 01 R 23/16

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 815670 (21) 3967781/24-21 (22) 21,10.85 (46) 15.04.87, Бюл. № 14 (7 1) Куйбышевский авиационный институт им. акад. С.П.Королева (72) В.А.Медников (53) 621.317.757(088.8) (56) Авторское свидетельство СССР № 815670, кл, G 01 R 23/16, 1979. (54) АМПЛИТ УДНО-ФАЗОВЫЙ АНАЗП4ЗАТ OP

ГАРМОНИК ПЕРИОДИЧЕСКИХ НАПРЯ)КЕНИИ (57) Изобретение относится к измерительной технике и является дополнительным к авт. св. СССР ¹ 815670.

Цель изобретения — расширение функциональных возможностей устройства и повышение точности при изменении частоты анализируемого сигнала. Амплитудно-фазовый анализатор гармоник содержит блок 1 формирования квадратурных сигналов, синхронные детекторы 2 и 3, фильтры 4 и 5 нижних частот, преобразователь 6 координат, активный управляемый фильтр 7, преобразователь 8 частота — напряжение, цифровые аттенюаторы 9-11, блоки 12 и 13 сравнения, источники 14 и 15 образцового напряжения, преобразователи 16 и 17 аналог-код, индикаторы

18 и 19 фазы и амплитуды. В устройство введен блок 20 формирования масштаба, а фильтры 4 и 5 нижних частот выполнены управляемыми в виде последовательно соединенных интегратора и запоминаюшего устройства. Указанные g изменения позволяют повысить точность измерения в условиях действия помех и увеличить ширину полосы пропускания фильтров 4 и 5 нижних частот анализатора. 3 з.п, ф-лы. 4 ил, 1303950

Изобретение относится к измерительной технике и может быть использовано для измерения амплитуды и фазы гармоник периодических напряжений.

Цель изобретения — расширение функциональных возможностей анализатора и повышение точности при изменении частоты анализируемого сигнала.

Кроме того, автоматическое изменение масштаба интегратора обеспечивает работу анализатора с большим уровнем си" íàëà, что увеличивает его помехозащищенность и уменьшает погрешность, возникающую в блоках, обрабатывающих сигнал, после фильтров низких частот.

На фиг. 1 изображена блок-схема предлагаемого анализатора;на фиг.2— схема фильтра нижних частот, на фиг. 3 — функциональная схема блока формирования масштабов; на фиг. 4 временные диаграммы напряжений для входов и выходов блоков анализатора.

Амплитудно-фазовый анапизатор гармоник периодических напряжений содержит блок 1 формирования квадратурных сигналов, синхронные детекторы

2 и 3, фильтры 4 и 5 нижних частот, преобразователь 6 координат, активный управляемый фильтр 7, преобразователь 8 частота — напряжение, цифровые аттенюаторы 9-11 блоки 12 и 13 сравнения, источники 14 и 15 образцового напряжения, преобразователи

16 и 17 аналог — код, индикатор 18 фазы, индикатор 19 амплитуды и блок

20 формирования масштаба.

Фильтры 4 и 5 нижних частот содержат интегратор 21, запоминающее устройство 22, сбросовый ключ 23, второй операционный усилитель 24, входной резистор 25, вспомогательный конденсатор 26, основной ключ 27, вспомогательный ключ 28, основной конденсатор 29, первый операционный усилитель 30, масштабирующие ключи

31.1-31.п и масштабирующие конденсаторы 32.1-32,п.

Блок 20 формирования масштаба содержит регистр 33 сдвига, счетчик 34, источник 35 положительного налряжения, источник 36 отрицательного напряжения, тактовый генераторс37, формирователь 38, регистр 39, дешифратор 40, четыре компаратора 41-44 логическую схему ИЛИ 45 и генератор

46 логической единицы.

Амплитудно-фазовый анализатор представляет собой последовательно соединенные блок 1 формирования квад-! ратурных сигналов 1, второй синхронный детектор 3, второй фильтр 5 нижних частот, цифровой ат тенюат ор i 1, преобразователь 6 координат, блок

13 сравнения, преобразователь 17 аналог — код, индикатор 19 амплитуды, последовательно соединенные первый синхронный детектор 2, первый фильтр

4 нижних частот, цифровой аттенюатор

10 преобразователь 6 координат, индикатор 18 фазы, причем первый выход блока 1 формирования квадратурных сигналов соединен со вторым входом первого синхронного детектора 2, а второй выход — со вторым входом второго синхронного детектора, первые

2О входы синхронных детекторов 2 и 3 объединены и соединены с выходом цифрового аттенюатора 9, вход которого соединен с выходом активного управляемого фильтра 7, первый вход которого является входом анализатора, второй вход активного управляемого фильтра 7 подключен к выходу преобразователя 8 частота — напряжение, вход которого соединен со вторым

30 входом анализатора и входом блока 1 формирования квадратурных сигналов, выход цифрового аттенюатора 9 соединен с первым входом блока 12 срав— нения, ко второму входу которого подключен источник 14 образцового напряжения, выход блока 12 сравнения соединен со входом первого преобразователя 16 аналог — код, выход которого подключен ко второму входу циф4Q рового аттенюатора 9 и первому входу индикатора 19 амплитуды, второй вход которого соединен с выходом преобразователя 17 аналог — код, со:вторыми входами цифровых аттенюаторов 10 и

11, к первым входам которых подключены выходы первого 4 и второго 5 фильтров нижних частот, второй вход блока 13 сравнения подключен к выходу источника 15 образцового напряже— ния, выходы синхронных детекторов 2 и 3 соединены соответственно с первыми входами фильтров 4 и 5 нижних частот, второй выход первого фильтра

4 нижних частот соединен со вторым входом блока 20 формирования масшта— ба, а второй выход второго фильтра 5 нижних частот соединен с третьим входом блока 20 формирования масш— табов, первый выход которого соеди950 4 выводом основного конденсатора 29 и выходом первого операционного усилителя 30, являющегося выходом интегратора 21, управляющий вход сбросового ключа 23 служит третьим входом интегратора 21, а управляющие входы масштабирующих аналоговых ключей

3i.1-31.п являются четвертым многоканальным входом интегратора 21 прямые входы операционных усилителей

30 и 24 соединены с общей шиной, Первый вход блока 20 формирования масштаба подключен к входу формирователя 38, первый выход которого связан с управляющим входом регистра 39, а второй выход подсоединен к входу сброса счетчика 34, счетный вход которого связан с выходом тактового генератора 37, разрядные выходы счетчика 34 подсоединены к информационным входам регистра 39, а первый второй и третий разрядные выходы счетчика 34 соединены с входами дешифратора 40, первый и второй выход которого подсоединены соответственно к первому и второму выходам блока 20 формирования масштабов, третий выход — к информационным входам параллельного кода регистра 33 сдвига, а четвертый выход является пятым выходом блока 20 формирования масштаба и подключен к входу управления занесением параллельного кода регист. ра 33 сдвига, вход сдвига которого подсоединен к выходу схемы ИЛИ 45, входы которой связаны с выходами компараторов 41-44, первый и второй входы компараторов 41 и 42, а также компараторов 43 и 44 попарно соединены и являются соответственно вторым и третьим входами блока 20 формирования масштаба, первые входы компараторов 42 и 44 соединены с источни ком 36 опорного напряжения отрица-. тельной полярности, а вторые входы компараторов 41 и 43 соединены с источником 35 опорного напряжения положительной полярности, генератор

46 логической единицы подсоединен к входу последовательного ввода ре1 гистра 33 сдвига, выводы которого являются четвертым, а выходы регистра 39 третьим многоканальными выходами блока 20 формирования масштаба соответственно.

Анализатор работает следующим образом.

На сигнальные входы синхронных детекторов 2 и 3 подают исследуемый. аналоговых ключей .31.1-31.п связаны с первыми выводами масштабирующих конденсаторов 32. 1-32.п, вторые вы- 55 воды которых связаны со вторыми входами масштабирующих аналоговых ключей 31.1-31.п, с выходом сбросового аналогового ключа 23, с вторым

3 1303 нен с пятыми входами фильтров 4 и 5 нижних частот, четвертый многоканальный выход соединен с четвертыми многоканальными входами фильтров 4 и 5 нижних частот и четвертым многоканальным входом индикатора 19 амплитуды, третий многоканальный вход которого соединен с третьим многоканаль- ным входом блока 20 формирования масштаба, второй и пятый выходы блока10

20 формирования масштаба соединены соответственно со вторым и третьим входами . фильтров 5 и 4 нижних частот, вход бпока 20 формирования масштаба является дополнительным входом анали-15 затора.

Фильтры 4 и 5 нижних частот выполнены в виде последовательно соединенных интегратора 21 и запоминающего устройства 22, причем выход интегра- Zp тора является вторым выходом фильтров 4 и 5 нижних частот, а первый выход запоминающего устройства 22 является первым выходом фильтров 4 и 5 нижних частот, третий и четвертый 25 многоканальный, второй и первый входы интегратора 21 и пятый вход запоминающего устройства 22 являются входами фильтров 4 и 5 нижних частот.

Вспомогательный конденсатор 26 30 соединен одним выводом с выходом втоI рого операционного усилителя 24 и первым выходом вспомогательного ключа

28, второй вход которого связан с входом основного ключа 27, вторым 35 выводом вспомогательного конденсатора 26 и первым выводом резистора 25, второй вывод которого является первым входом интегратора 21, второй вход которого связан с управляющими входами основного 27 и вспомогательного 28 ключей, выход вспомогательного ключа 28 связан с инвертирующим входом второго операционного усили45 теля 24, а выход основного ключа

27 — с инвертирующим входом первого операционного усилителя 30, с первым выводом основного конденсатора

29 и первыми входами масштабирующих ключей 31.1-31.п и сбросового анало50 гового ключа, выходы масштабирующих

3950

50 «вании линейных фильтров блок 20 фор55

5 30 сигнал Н „(t) через управляемый фильтр и цифровой аттенюатор 9. Средняя частота полосы пропускания ,фильтра 7 определяется напряжением управления, поступающим с выхода преобразователя 8 частота — напряжение на управляющий вход управляемого фильтра 7 в соответствии с частотой опорного сигнала U „ (t) . Полоса пропускания управляемого фильтра 7 составляет две декады с центральной частотой вблизи частоты анализируемой гармоники. Таким образом, управляемый фильтр 7 не вносит фазовых искажений в процесс измерения даже при большой скорости изменения опорной частоты и в то же время уменьшает перегрузку синхронных детекторов

2 и 3 сигналами вне полосы анализа.

На выходе первого цифрового аттенюатора 9 максимальное значение сигнала поддерживается постоянным и не зависит от номера исследуемой гармоники. Это достигается за счет изменения коэффициента передачи первого цифрового аттенюатора 9 пропорционально напряжению рассогласования с выхода первого блока 12 сравнения между значениями максимального напряжения с выхода первого цифрового аттенюатора 9 и выхода первого источника 14 образцового напряжения.

Напряжение рассогласования в первом преобразователе 16 аналог — код из аналоговой формы переводится в цифровую и поступает с его выхода на второй (управляющий) вход первого цифрового аттенюатора и первый вход индикатора 19 амплитуды.

Опорное напряжение U „(t) с частотой исследуемой гармоники поступает на вход блока 1 формирования квадратурных сигналов, с Выходов KQTopoI" Î на первые (управляющие) входы первого 2 и второго 3 синхронных детекторов поступают сигналы напряжения той . же частоты, но сдвинутые по фазе друг относительно друга на 90 . На выходах синхронных детекторов 2 и 3 образуются напряжения, содержащие постоянную составляющую, несущую информацию об амплитуде и фазе исследуемой гармоники, и содержащую ряд гармоник переменную составляющую. Спектр частот переменной составляющей включает в себя гармоники опорной частоты, а также комбинационные частоты (разностные и суммарные) гармоник опор15

40 ной частоты и гармоник спектра исследуемого сигнала, С выходов синхронных детекторов 2 и 3 эти сигналы поступают на сигнальные входы фильтров 4 и 5 нижних частот, с помощью которых подавляют переменную составляющую и выделяют постоянную составляющую продетектированного сигнала.

Относительное содержание переменной составляющей на выходе фильтров

4 и 5 нижних частот определяет разрешающую способность анализатора и его точность.

Величина переменной составляющей на выходе фильтра 4 или 5 зависит от частотной характеристики фильтра и спектральных характеристик перемен. ной составляющей сигнала на его входе. Особенно сильное влияние оказывают низкочастотные составляющие спектра сигнала на входе фильтра 4 или 5, при этом для их подавления необходимо либо сужать полосу пропус. кания фильтров 4 и 5, что сопровождается уменьшением быстродействия

BHàëèçàòoðà, либо применением в качестве фильтров 4 и 5 интегрирующих преобразователей среднего значения (ИПСЗ) с управляемым временем усреднения. При этом полоса фильтрации или требуемое время усреднения ИПСЗ могут быть определены по дополнительной информации, поступающей от объекта исследования.

Так, если спектр входного сигнала содержит лишь гармоники одной частоты, то время усреднения ИПСЗ необходимо установить кратной периоду этой частоты, а при использовании ли. нейных фильтров нижних частот их полоса пропускания должна быть меньше этой частоты. Такой случай возникает при исследовании спектра вибраций одновальных машин, электродвигателей и авиадвигателей. При этом сигнал U (t) оборотного датчика подключают к выходу анализатора первый вход блока 20 формирования масштаба.

В варианте анализатора при использомир ования масштаба прео бр азует час т О ту сигнала 0 () в напряжение, которое затем поступает на входы управЛения полосой анализа и управляемых фильтров 4 и 5 нижних частот. При изменении частоты вращения ротора исследуемой машины будет изменяться и частота U>(t), что приведет к соответствующим изменениям полосы

1303950

U U sin Kut, и

U(= U cos Kut, (2) поступающие на вторые входы синхронных детекторов 2 и 3 соответственно.

В синхронных детекторах входной сигнал перемножается на эти сформированные сигналы, в результате чего на выходах синхронных детекторов 2 и 3 образуются сигналы, содержащие постоянную и переменную составляющие соответственно

П, = шЦ, U siin nett с=) х sin(Cut + g ) = U„m Us)((")

= m Uî -- U cos KQt"

c=«,sin(Cut +(-I c ) = U> m "в„(t) к где m — постоянный коэффициент, которые можно представить в виде спектров

m оо, СТК

U = — U UKcos ц)„+ — U > U «(c=« соя ((C — К) ия +q,J

+ } соя ((c + к)ис + ц«,)) « пропускания фильтров 4 и 5 нижних частот таким образом, что гармоника переменной составляющей на входе фильтров 4 и 5 нижних частот с самой низкой частотой, равной частоте

V>(t), окажется вне полосы пропусканйя фильтров 4 и 5 нижних частот и будет эффективно подавлена при любых вариациях частоты сигнала.

Блок 20 формирования масштаба формирует импульсы управления временем усреднения так, чтобы оно было кратных .периоду частоты U ().

Подавление переменной составляющей ИПСЗ можно пояснить следующим.

Пусть исследуемый сигнал равен

Г

П,„(t) = П,sin(Cut+Pc). (1)

При выделении амплитуды U К-й гармоники формируют опорное напряжение Uoð (t) с частотой Я „= Ку. На первом и втором выходах блока 1 формирования квадратур ных сигналов сформируются напряжения

m m с«««,С я к

U = — UU sing + — U U о к к 2 о с

sin ((C — К)ия Я«(с)+ К ««sin 1(C+

Сс«

+ к)ис -«(«)} (3) Я

25 где f

2««

Т„ = nT;

n=1,2,3

Сказанное доказывается следующим.

В ИПСЗ происходит преобразование сигнала согласно выражений +т„

4х Т 2х

8

35 (- 4Т„

1 вц Т

t щ Проведя операции выражения (4) над сигналом (3), получаем: оо,С(к

U = — UUсоя«(+U

4х 2 о к к о (g К)со

cos (С-K)vt + Q + yT (С-К) с 2 (С-К) сает„П

sin + 2 ) соя ((C+ (С+К)я

5р + K) t + Ц) + — цТ ° sin м

С+К С+К

2 3 2

По Пк стк

U — " sinn«+U к о ((;-K) c()

55 С,К

sin((C-K)ut + Ц) + ЯТ

С-К

ОС«

sin ик„+ я«с((с+к)ис +

c=i (4) где первое слагаемое представляет

fð собой постоянную составляющую, а второе слагаемое †.переменную составляющую.

Эти сигналы поступают на первые входы фильтров 4 и 5 нижних частот, f5 где переменная составляющая ослабляется в линейных фильтрах частично, а в фильтрах, выполненных в виде ин-. тегрирующих преобразователей средних значений ослабляется полностью при условии, что время Т усреднения кратно периоду входной частоты

Т я

1303950

С+К, ) U ee 3) (С+К)41Т„ с+к х ып

Если принять п2Ф

Т =пТ— то

Utx У Ukcosqk, 4Х

sin — — — - = siniC-l ) = О (С-К) яТ

2 й

8 111 (С+К) иТ

2 ззп(С+К) д = 0 °

Так как С и К целые натуральные числа, то на выходе ИПСЗ переменная составляющая будет отсутствовать полностью: — ф = о

Яу 9> 2 о к

Таким образом, на выходе первого

4 и второго 5 фильтров нижних частот остается лишь по одной постоянной составляющей сигнала, которые представляют собой проекции вектора (амплитуды гармоники в прямоугольной системе координат). Эти сигналы соответственно. через второй 10 и третий 10 цифровые аттенюаторы поступают на второй и первый входы преобразователя 6 координат, со второго (амплитудного) выхода которого напряжение Uä поступает на первый вход второго блока. 13 сравнения

m д т 2 о

Если принять ш = —, то U = U„ о

Цифровой сигнал с выхода второго преобразователя 17 аналог — код поступает на индикатор 19 амплитуды. С первого выхода преобразователя 6 координат снимается напряжение, пропорциональное фазе измеряемой гармоники .

Аналогично, в случае более сложного входного сигнала, когда он содержит частоты некратные друг другу, например при исследовании вибраций многовальных газотурбинных двигателей, формируют сигнал U>(с) управления временем усреднения, как величину кратную периоду разностной частоты исследуемого сигнала и помехи.

Амплитудно -фа з овый анализатор г а рмо ни к периодических напряжений может бьгг ь с уще с т ве н н о упрощен, а точность е г о работы повышена за счет того, чт о дв е операции деления на аналогов ую величину — " Время усреднения " в первом 4 и втором 5 фильтрах нижних частот могут быть заменены н а одну операцию деления на цифровую в еличиfQ ну в индикаторе 1 9 амплитуды, наприме р „ с помощью стандартного цифр оаналогового преобразователя ЦАП умножающе го типа, включенного в цепь обратной связи операционного усили1 5 т еля . При этом фильтры 4 и 5 нижних частот будут содержать лишь посл ед ов ат ел ьно соединенные интегратор 2 1 и аналогОвое запоминающее устройство

2 2, вход управления которого являет29 с я пятым дополнительным входом фил ьтр ов 4 и 5 нижних частот, связанным с первым выходом блока 2 0 ф ор мир ования масштаба, подключающий входы з апоми и ающе г о устройства 2 2 к выходам

25 интегратора 2 1 в момент прихода импульса управления вр еменем уср ед нения (фиг . 4 а ) н а время, необходимое для окончания переходных процессов в аналоговом запоминающем ус тр ойс т30 ве 22.

Для того, чтобы на последующий цикл преобразований не влияли результаты предыдущего,, в начале каждого очередного цикла интегрирования производят сброс заряда, накопленного в конденсаторах 29 и 32,1-32.п интегратора 21, пу ем замыкания сбросового ключа 23 на время со достаточное для полного разряда конденсаторов 29 и щ 32.1-32.п интегратора 21 (фиг. 4r) импульсом U 4 управления, поступающим на дополнительный третий вход фильтров 4 и 5 нижних частот, а следовательно, и на управляющий вход сбросового ключа 23 с пятого выхода блока 20 формирования масштаба. Так как при сбросе интегратора 21 процесс интегрирования прерывается. то для исключения потери информации в интегратор 21 введен второй операционный усилитель 24, который вместе с резйетором 25 основного интегратора и вспомогательным конденсатором 26 образуют вспомогательный интегратор.

55 Под действием управляющего сигнала

Н (фиг. 4в) с второго выхода блока 20 формирования масштаба, пос— тупающего на вторые входы фильтров

4 и 5 нижних частот и на управляющие

11 1303 входы входного 27 и вспомогательного 28 аналоговых ключей, входной аналоговый ключ 27 размыкается, а вспомогательный аналоговый ключ 28 замыкает свои второй и третий выводы, при этом вспомогательный конденсатор 26 заряжается через резистор

25 от сигнала, поступающего на первый вход фильтра 4 или 5 нижних частот (U 61 1 и U (1 на фиг. 4, о и 10 фиг. 4, с), после окончания импульса

П (фиг.4в) управления, поступающего на вторые входы фильтров 4 и 5 .. нижних частот, входной аналоговый ключ 27 замыкается, а вспомогательный 15 аналоговый ключ 28 коммутирует свои первый и третий выводы, при этом заряд, который получил вспомогательный конденсатор 26, перетекает в основной конденсатор 29 интегратора 21, вос- 20 станавливая таким образом величину интеграла основного интегратора до той величины, которую бы он имел при интегрировании с нулевыми начальными условиями с момента прихода импульсов управления временем усреднения (кривые Н и Р, изображенные пунктиром на фиг. 4 Н и фиг. 4Р) .

Для уменьшения погрешности интег- 30 рирования и исключения перегрузки интегратора 21 в интеграторы введены п масштабирующих конденсаторов

32.1-32.п подключенных одним из выводов к выходу первого операционного усилителя 30, а вторые выводы которых с помощью и масштабирующих аналоговых ключей 31 1-3i.ï подсоединяются либо к выводу, либо к инвертирующему входу первого операционного усилите- 40 ля 30, управляющие входы масштабирующих аналоговых ключей 31.1-31.п образуют четвертый многоканальный вход фильтров 4 и 5 нижних частот, подключенный к многоканальному чет- 45 вертому выходу блока 20 формирования масштаба, на второй и третий входы которого поступает информация о величине напряжения Уд и П на выходе интегратора 21 (фиг,4 Ни 4 Р),посту пающая с дополнительных аналоговых вторых выходов фильтров 4 и 5 нижних частот соответственно. При превышении модуля сигнала на вторых выходах фильтров 4 и 5 нижних частот максимально допустимого уровня блок 20 формирования масштаба вырабатывает в моменты времени L t ..., а„ импульсы

Q < — Q управления (фиг. 4 е, ж, ш, 950 12 и), поступающие с его многоканального четвертого выхода на четвертые входы фильтров 4 и 5 нижних частот, подсоединяя очередные масштабирующие конденсаторы 32.1-32.п к основному конденсатору 29 с помощью соответствующих масштабирующих аналоговых ключей 31.1-31.п после чего выходное напряжение интегратора 21 снижается, так как суммарная емкость интегратора 21 увеличивается, а суммарный заряд остается прежним. Одновременно изменяется и масштаб представления интеграла входного напряжения, информация о котором поступает на многоканальный четвертый вход индикатора 19 амплитуды с многоканального четвертого выхода .блока 20 формирования масштаба. Кроме того, последний на своем многоканальном третьем выходе формирует кодовый сигнал величины времени усреднения, поступающий на третий вход индикатора 19 амплитуды.

Блок 20 форьирования масштаба работает следующим образом.

С приходом на первый вход блока 20 импульса U„(t) управления (фиг. 4 а) в момент времени с„формирователь 38 вырабатывает на своих первых и вторых выходах последовательно короткие одиночные импульсы, первый иs которых, поступая на управляющий вход регистра 39, производит перепись выходного кода счетчика 34 в регистр 39, а второй производит сброс счетчика 34.

Так как на счетный вход счетчика 34 поступают импульсы с выхода тактового генератора 37, то на выходах счетчика 34 последовательно по времени появляются кодовые комбинации, при этом дешифратор 40 формирует на своих выходах импульсы П„„,, U

21 к конденсатору аналогового запоминающего устройства 22 на время с достаточного для окончания переходных процессов заряда этого конденсатора (фиг. 4 т, у) . Импульсы U, с второго выхода дешифратора 40 поступают на второй вход интегратора 21, управляя состояниями ключей 27 и 28, переводя основной интегратор в режим хранения информации, а вспомогатель13 13039 ный интегратор — в режим интегрирования напряжения, поступающего на первый вход интегратора 21. Импульсы

° U и U4 напряжения с третьего и четвертого выходов дешифратора 40, поступая на соответствующие входы регистра 33 сдвига, формируют на всех его выходах логическую единицу в течении и интервала времени с, и последующий .сброс всех выходов ре- 10 гистра 33 сдвига. Таким образом, в течение интервала времени, все конденсаторы 29 и 32.1-32.п основного интегратора оказываются включенными параллельно, тем самым обеспечива- 15 ется быстрое уменьшение заряда на конденсаторе 29 (особенно для малых времен усреднения). Окончательный сброс заряда интегратора производится для конденсатора 29 с помощью 20 ключа 23 в течение времени о,, а остальных конденсаторов 32. 1-32.n— до момента появления логической единицы на соответствующей шине многоканального четвертого выхода блока

20 формирования масштаба. Одновременное появление логических единиц в течение времени ь, на входе индикатора 19 амплитуды синхронизирует

его работу по объему информации. Пос- 30 ле окончания импульса о на четвертом выходе дешифратора 40 ключи 27 и 28 интегратора 21 переключаются в исходное состояние, при этом выходное напряжение операционного усили- 35 теля 24 остановится равным нулю, так как его выход соединяется с инвертирующим входом, поэтому заряд конденсатора 26 полностью поступает на вход основного интегратора, который 40 .производит одновременно интегрироваI ние и входного сигнала. При увеличении выходного напряжения интегратора до величины +U „или уменьшении до

-U,„ïðîèñõîäèò срабатывание одного из компараторов. 41-44 блока 20 формирования масштаба, при этом появляется импульс на выходе логической схемы ИЛИ 45 передний фронт котоУ

50 рого производит запись логической единицы в первый разряд регистра 33 сдвига и сдвиг кода регистра 33 на один разряд, что приводит к поочеред. ному подключению конденсаторов 32.1- 55

32.п к основному конденсатору 29 в фильтрах 4 и 5 нижних частот и одновременному изменению как масштаба интегрирования, так и выходного нап50 14 ряжений U< „H U HHTerpaTopa (фиг. 4 м, 11) .

Преимуществом амплитудно-фазового анализатора гармоник периодических напряжений является высокая точность измерения амплитуды и фазы гармоник периодических сигналов в условиях действия помех, а также расширение функциональных возможностей за счет управления шириной полосы пропускания фильтров нижних частот анализатора.

Формула изобр ет ения

1. Амплитудно-фазовый анализатор гармоник периодических напряжений по авт. св. 9 815670, о т л и ч а юшийся тем, что, с целью расширения функциональных возможностей и повышения точности, в него введен блок формирования масштабов с дополнительным входом управления полосой анализа, а первый и второй фильтры нижних частот выполненные управляемыми, причем второй выход первого фильтра нижних частот соединен с вторым входом блока формирования масштабов, а второй выход второго фильтра нижних частот соединен с третьим входом блока формирования масштабов, первый выход которого соединен с пятыми входами фильтров нижних частот, четвертый многоканальный выход соединен с четвертыми многоканальными входами фильтров нижних частот и четвертым многоканальным входом индикатора амплитуды, третий многоканальный вход которого соединен с третьим многоканальным выходом блока формирования масштабов, второй и пятый выходы блока формирования масштабов соединены соответственно с вторым и третьим входами фильтров нюкних частот.

2. Анализатор по п. 1, о т л и ч а ю шийся тем, что фильтры нижних частот выполнены в виде последовательно соединенных интегратора и запоминающего устройства, причем выход интегратора является вторым выходом фильтра нюкних частот, а первый выход запоминающего устройства первым выходом фильтра нижних частот, третий, четвертый многоканальный второй и первый входы интегратора и пятый вход запоминающего устройства являются входами фильтра нижних частот.

3.. Анализатор по п. 2, о т л и ч а ю шийся тем, что интегратор. 1303950

16 содержит два операционных усилителя, входной резистор, вспомогательный и и масштабирующих аналоговых переключателей, основной и сбросовый ключи, основной, вспомогательный и и масшта бирующих конденсаторов, причем вспомогательный конденсатор соединен од— ним выводом с выходом второго операционного усилителя и первым выходом вспомогательного ключа, второй вход которого связан с входом основного ключа, вторым выводом вспомогательного конденсатора и первым выходом резистора, второй вывод которого являегся первым входом интегратора, второй вход которого связан с управляющими входами основного и вспомогательного ключей, выход вспомогательного ключа связан с инвертирующим входом второго операционного усилителя, а выход основного ключа — с инвертирующим входом первorî операционного усилителя, с первым выводом основного конденсатора и первыми входами масштабирующих и сбросового аналоговых ключей, выходы масштабирующих аналоговых ключей связаны с первыми выводами масштабирующих конденсаторов, вторые выводы которых связаны с вторыми входами масштабирующих аналоговых ключей с выходом сбросового аналогового ключа, с вторым выводом основного конденсатора и выходом первого операционного усилителя, являющегося выходом интегратора, управляющий вход сбросового. ключа служит третьим входом интегратора, а управляющие входы масштабирующих ана. логовых ключей являются четвертым многоканальным входом интегратора, прямые входы операционных усилителей соединены с общей шиной.

4, Анализатор по п. 1, о т л и— ч а ю шийся тем, что блок формирования масштабов содержит регистр сдвига, счетчик, два источника опор5

45 ных напряжений, тактовый генератор, формирователь, регистр, дешифр атор, четыре компаратора, логическую схему

ИЛИ и генератор логической единицы, причем первый вход блока формирования масштабов подключен к входу формирователя, первый выход которого связан с управляющим входом регистра, а второй выход подсоединен к входу сброса счетчика, счетный вход которого связан с выходом тактового генератора, разрядные выходы счетчика подсоединены к информационным входам регистра, а первый, второй н третий разрядные выходы счетчика соединены с входами дешифратора, первый и второй выход которого подсоединены соответственно к первому и второму выходам блока формирования масштабов, третий выход — к информационным входам па— раллельного кода регистра сдвига, а четвертый выход является пятым выходом блока формирования масштабов и подключен к входу управления занесением параллельного кода регистра сдвига, вход сдвига которого подсоединен к выходу схемы ИЛИ, входы которой связаны с выходами компараторов, первый и второй входы первого и второго, а также третьего и четвертого компараторов попарно соединены и являются соответственно вторым и третьим входами блока формирования масштабов, первые входы второго и четвертого компараторов соединены с первым источником опорного напряжения отрицательной полярности, а вторые входы первого и третьего компараторов соединены с вторым источником опорного напряжения положительной полярности, генератор логической единицы подсоединен к входу последовательного входа регистра сдвига, выводы которого ящтяются четвертым, а выходы регистра третьим многоканальными выходами блока формирования масштабов соответственно.

1303950

1303950

Е

t

t 5LLEW)(Редактор A.ÐåâèH

Заказ 1305/46

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 и„ 20-1 2о-2

LL/ .5

2цц, 4

Qg 4 йи

Цд и+, Составитель В.Величкин

Техред,. Л.Сердюкова Корректор Л.Патай

Тираж 731 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5