Устройство для контроля системы обработки данных

 

Изобретение относится к вычислительной технике и может быть использовано в системах автоматизированного контроля распределенного типа.Цель изобретения - повышение быстродействия устройства. Устройство имеет процессор , общую шину, функциональные устройства, устройство контроля, линию блокировки, линию связи, контролирующую ЭВМ. Устройство для контроля содержит первый коммутатор, мультиплексор , блок памяти, первую и вторую схемы,сравнения, первый и второй регистры, приемопередатчик, генератор тактовых импульсов, второй, третий мультиплексоры, второй, третий, четвертьтй коммутаторы,с третьего по седьмой регистры, регистр сдвига. 4 ил. СЛ С

СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИН

А1

„„Я0„„1305689 (я) 4 G 06 F 11/28

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ц

Н А ВТОРСМОМУ СВИДЕТЕЛЬСТВУ (21) 3903770/24-24 (22) 12.04.85 (46) 23.04.87. Бюл. Р 15 (72) М.М. Ляпунов и Е.П. Ильин (53) 681.3(088.8) (56) Microprocessing and Microprogramamming, 1982, У 9, р. 315-317.

Патент ФРГ 9 3001557, кл. G 06 F 15/16, 1981. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ СИСТЕМЫ

ОБРАБОТКИ ДАННЫХ (57) Изобретение относится к вычислительной технике и может быть использовано в системах автоматизированного контроля распределенного типа. Цель изобретения — повышение быстродействия устройства. Устройство имеет процессор, общую шину, функциональные устройства, устройство контроля, линию блокировки, линию связи, контролирующую 3ВМ. Устройство для контроля содержит первый коммутатор, мультиплексор, блок памяти, первую и вторую схемы, сравнения, первый и второй регистры, приемопередатчик, генератор тактовых импульсов, второй, третий мультиплексоры, второй, третий, четвертый коммутаторы,с третьего по седьмой регистры, регистр сдвига. 4 ил.

1 13056

Изобретение относится к вычислительной технике и может быть использовано в системах автоматизированного контроля распределенного типа, вчастности в системах дистанционного об5 служивания 3ВМ гибких автоматизированных производств.

Цель изобретения — повышение быстродействия контроля.

На фиг. i изображена структурная схема системы обработки данных с общей шиной, в которой используется предлагаемое устройство контроля; на фиг. 2 — структурная схема предлагаемого устройства; на фиг. 3 — струк- 15 тура управляющего слова; на фиг. 4— временная диаграмма.

Система обработки данных содержит процессор 1, общую шину 2, функциональные устройства 3„ -Зп, устройство Zp

4 контроля, линию 5 блокировки, линию

6 связи с контролирующей ЭВМ 7. Процессор системы при выполнении программ управляет обменом данными. К общей шине 2 могут быть подключены 25 такие функциональные устройства 3, -3„, как элемент памяти, пульт, контроллеры внешних устройств.

Устройство 4 контроля может произ-. водить захват общей шины 2 для обме- 30 на данными с выбранными устройствами, сравнивать текущий адрес ведомого на общей шине с заданным и при сравнении копировать данные или запрещать с помощью линии 5 блокировки выдачу цанных из выбранного устройства 3 на общую шину для того, чтобы выдать данные вместо заблокированного устройства. Выполнение устройством 4 контроля операций обмена данными, сравне- 40 ния адресов выдачи данных вместо заблокированного устройства происходит в соответствии с принятой по линии 6 связи последовательностью команд из контролирующей 3ВМ 7. 45

Линия 5 блокировки, служащая для запрета выдачи данных иэ функциональных устройств 3 на общую шину 2, подключается к тем устрйоствам, которые могут быть выбраны для имитации выда- 5(} чи данных.

Устройства для контроля системы обработки данных (фиг, 2) содержит первый коммутатор 8, первый мультиплексор 9, блок 10 памяти, первую схе- 55 му 11 сравнения, вторую схему 12 сравнения, первый регистр 13 и второй регистр 14, приемопередатчик 15, генератор 16 тактовых импульсов, второй

89 2 мультиплексор 17, третий мультиплексор 18, второй коммутатор 19, третий коммутатор 20, четвертый коммутатор

21, третий регистр 22, четвертый регистр 23, пятый регистр 24, шестой регистр 25, седьмой регистр 26, регистр 27 сдвига.

Приемопередатчик имеет соответственно последовательный вход приемника и выход передатчика, соединенные линией 6 связи с приемопередающим каналом контрблирующей 3ВМ, первую группу выходов 28 параллельной информации приемника, вторую группу выходов

29 параллельной информации, соединен ную с первым входом параллельной информации передатчика, второй вход 30 параллельной информации передатчика, выход 3 1 готовности приема, вход 32 запуска передатчика, вход 33 сброса готовности приема, вход 34 синхронизации.

Регистр 27 сдвига имеет вход 35 сдвига, вход 36 начальной установки, четыре информационных входа 37 первого, четвертого, восьмого и десятого разрядов, выходы 38 десяти разрядов.

Второй коммутатор 19 имеет четыре информационных входа, пять выходов, первый, второй, третий управляющий вход, четвертый управляющий вход 39 приема признака чтения на общей шине.

Третий коммутатор 20 имеет девять выходов: выход 40 запроса шины, выход 5 блокировки устройства, выход

41 управления третьим мультиплексо— рам 18, выход 42 признака чтения устройства, выход 43 признака адреса устройства, выход 44 управления первым коммутатором 8, выход 45 управления первым мультиплексором, выход запуска передачи, выход сброса готовности приема, оциннадцать информационных входов и два управляющих входа.

Четвертый коммутатор 21 имеет выходы

46 — 51 записи соответственно пятого регистра 24, четвертого регистра 23, третьего регистра 22, блока 10 памяти, первого регистра 13, второго регистра 14. Первая схема 11 сравнения имеет выход 52 равенства, вторая схема 12 сравнения имеет выход 53 равенства. Пятый, четвертый, третий, второй и первый регистры имеют соответственно выходы 54 — 58. Блок 10 памяти имеет информационные выходы 59-62, разделенные на четыре группы, адресный вход 63,информационный вход 64.

3 13056

Первый коммутатор 8 имеет двунаправленные шины 65, информационный выход

66. Вход 67 признака адреса устройства служит для записи текущего адреса в шестой регистр 25 и тактирования схем 11 и 12 сравнения. Шестой регистр 25 имеет выход 68, седьмой регистр 26 имеет выход 69.

Устройство контроля системы обработки данных с общей шиной работает 1р следующим образом.

Принятый по линии 6 связи последовательный код байта. преобразуется приемопередатчиком 15 в параллельный код и выдается на группы выходов 28 15 и 29 приемника в соответствии с форматом фиг. 3, где управляющее поле байта на выходах 29{5-8 бит), инфор— мационное поле байта на выходах 28(1-4 бит). Отработка принятого байта- 20 команды происходит в следующей последовательности: прием байта, содержащего команду чтения /записи регистра, захват общей шины; 25 передача в контролирующую ЭВМ 7 ответного байта подтверждения; выполнение команд, записанных в служебные регистры 23 и 24; освобождение общей шины 2. 30

Служебные регистры 22 — 24 адресуются непосредственно из управляющего поля — выходы 29, а операционные регистры в блоке 10 памяти — косвенно

35 через регистр 22, который позволяет адресовать 16 операционных регистров.

Чтение/запись операционных регистров из контролирующей 3ВМ 7 осуществляет— ся по тетрадам (4 бита) последователь- „ ностью байтов команд, Прием байта приемопередатчиком 15 сопровождается появлением сигнала

Готовность приема с выхода 31, ко- 4 торый проходит через коммутатор 19 на вход 36 начальной установки регистра 27 сдвига и разблокирует его для сдвига: при этом на выходе 40 коммутатора 20 появляется сигнал зап->р роса общей шины 2. В первый триггер регистра 27 сдвига происходит запись

II !!

1, тактир уема я сигналом 3 5 ге н ер атора 1 6 . При сдвиге последовательно устанавливаются в " 1 " остальные три г- геры — выходы 3 8 . 1 . — 3 8 . 1 0, по которым формируются коммутаторами 1 9 — 2 1 в с е сигналы цикла управления устройст в ом 4 .

89 4

Цикл управления включает в себя последовательно сигнал 32 — запуск передатчика приемопередатчика 15, по переднему фронту которого стробируется запись данных в регистре устройства 4, выбираемом коммутатором 21, а по заднему фронту этого сигнала записанная информация передается через мультиплексор 17 на вход .30 приемопе- . редатчика 15 для передачи подтверждения.

Выбор регистров для записи осуществляется коммутатором 21 в соответствии с управляющим полем байта по выходам 46 — 51. Запись адресов из операционных регистров в регистры 13 и 14 происходит по сигналам 50 и 51, формируемым при записи в определенные операционные регистры адресов сраинения.

О

Коммутация данных с выходов 28 приемопередатчика 15 на вход соответствующей тетрады операционного регистра блока 10 памяти происходит при низ— ком уровне сигнала на входе 45 управления мультиплексора 9.

В формате ответного байта подтверждения повторяется управляющее поле принятого байта — группа выходов

29, информационное поле в командечтения определяется прочитанным кодом тетрады регистра,в команде записи —, записанным кодом тетрады, передаваемым через мультиплексор 17 на вход

30 приемопередатчика 15 для передачи.

Адрес операционного регистра из регистра 22 выбирается через мультиплексор 18, управляемый по входу 4 1.

Если в принятом байте не содержится команда чтения/записи регистра выбранного устройства на общей шине, то после передачи подтверждения коммутатором 20 вырабатывается сигнал 33 сброс готовности приема, сбрасывающий сигнал 31 готовность приема приемопередатчика 8, низкий уровень которого обнуляет регистр 27 сдвига.

Последовательность выбора регистров, содержащих адреса операционных регистров после приема команды чтения/записи по общей шине, определяется сигналами 41.1, 41.2 на входе 41 управления мультиплексора 18. Высокий уровень этих сигналов в исходном состоянии (после сброса регистра 27 сдвига) обеспечивает передачу адреса из регистра 25 текущего адреса ведомого на общей шине на вход 63 адреса блока

5 l 3056

10 памяти. При выполнении обмена по общей шине обеспечивается следующая последовательность переключения адресов блока 10 памяти: адрес из регистра 22; адрес из регистра 26 фиксированных

5 адресов., определяющий операционный регистр, содержащий адрес ведомого устройства; адрес из регистра 26 фиксированных 10 адресов, определяющий операционный регистр для чтения/записи данных ведомого устройства.

Адрес из регистра 25 используется при операции копирования и имитации выдачи данных выбранного устройства, так как в него всегда заносятся младшие разряды адреса ведомого по сигналу 67 признак адреса. Адрес из регистра 22 — при чтении/записи тетрады операционного регистра, адреса из регистра 26 — для указания адреса и данных при обмене с выбранным устройством на общей шине.

На временной диаграмме показано 25 чтение данных из устройства с заданным адресом после захвата общей шины

2. При этом устройством 4 вырабатывается сигнал 43 признака адреса на шине 2, сигнал 44 выдачи адреса ведомо- gg

ro из операционного регистра с адресом из регистра 26 через коммутатор

8, сигнал 42 — признака чтения данных. Данные принимаются одновременно. во все тетрады операционного регистра данных через коммутатор 8 и мультиплексор 9 по высокому уровню сигнала на входе 45 управления мультиплексора 9.

Запись всех тетрад осуществляется одновременной подачей сигналов 49 ° 149.4 коммутатора 21. Цикл завершается сигналом 33 "Сброс готовности приема

При операции копирования данных (наблюдение) не выполняется захват шины, а. по совпадению сигналов 52 сравнения адресов наблюдения и признака 39 чтения или записи данных, выбираемого в зависимости от состояния второго разряда 54.2 регистра 24,формируются сигналы.49.1-49,4 записи во все тетрады.

При операции имитации по сигналу

53 сравнения адресов блокировки (без захвата шины) формируется сигнал 5 блокировки на время действия сигнала

67 признака адреса, а по сигналу 39 признака чтения данных и готовнос.ти

89 6 имитации 56.4 регистра 23 команд в коммутаторе 20 формируется сигнал 44 выдачи через коммутатор 8 из операционного регистра на общую шину данных вместо заблокированного устройства.

Блокировка устройства с заданным адресом на общей шине 2 осуществляется после установки первого разряда 54.1 регистра 24 операций.

Операция имитации может быть выполнена без блокировки чтения данных из устройства с указанным адресом на общей шине, Для этого используется запись новых данных после захвата общей шины в регистр того устройства, которое принимает прочитанные данные, причем захват общей шины происходит по сравнению с заданным адресом блокировки. Триггер для запуска такой имитации входит в коммутатор 19. При сравнении адреса блокировки чтения (сигналы 53 и 39) триггер устанавливается в "0" и высокий уровень с его выхода проходит через элемент ИЛИ на выход 36 и запускает цикл регистра

27 сдвига, в котором захватывается общая шина 2 и происходит запись новых данных, а затем триггер устанавливается в исходное состояние "1" сигналом 33. При приеме такой команды записи с готовностью имитации она записывается в регистр 23 команд, но не выполняется, так как готовность имитации 55.1 блокирует ее выполнение. при наличии сигнала 3 1 готовности приема.

Адрес регистра, принявшего прочитанные данные, и новые данные записываются в соответствующие операционные регистры, используемые при чтении/записи по общей шине.

В этом случае возможна имитация выдачи данных без линии 5 блокировки, которая может быть исключена.

Формула и з о б р е т ения

Устройство для контроля системы обработки данных, содержащее первый коммутатор, первый мультиплексор, блок памяти, первую и вторую схемы сравнения,. первый и второй регистры, генератор тактовых импульсов и приемопередатчик, причем группа информационных входов-выходов устройства через двунаправленную магистраль соединена с первой группой информационных входов первого коммутатора, выход которого соединен с первым информацион1305689 приемопередатчика является информаци- о

15 сдвига, причем первая группа информа- Zp

25 мационным входом третьего мультиплек- 4О типлексора, группа информационных вы- 45

50 информационными входами третьего ком55 мутатора, с пятым и шестым информациным входом первого мультиплексора и с первыми информационными входами первой и второй схем сравнения, группа информационных выходов блока памяти соединена с второй группой информационных входов первого коммутатора, выход первого мультиплексора соединен с информационным входом блока памяти, последовательный вход-выход онным входом-выходом устройства, первый выход генератора тактовых импульсов соединен с входом синхронизации приемопередатчика, о т л и ч а ю щ ее с я тем, что, с целью повышения быстродействия контроля, в устройство введены второй и третий мультиплексоры, второй, третий и четвертый коммутаторы, пять регистров и регистр ционных выходов приемопередатчика соединена с вторым информационным входом первого мультиплексора и с информационными входами третьего, четвертого и пятого регистров, второй информационный выход приемопередатчика соединен с первым параллельным информационным входом приемопередатчика и с управляющим входом второго мультиплексора, выход которого соединен с вторым параллельным информационным входом приемопередатчика, вход признака адреса устройства соединен свходом записи шестого регистра и тактовыми входами первой и второй схем сравнения, информационный выход первого коммутатора соединен с информационным входом шестого регистра, выход которого соединен с первым инфорсора, выход которого соединен с адресным входом блока памяти, информационный выход седьмого регистра соединен с вторым входом третьего мульходов блока памяти соединена с группой информационных входов второго мультиплексора, первого и второго регистров,выходы первого и второго регистров соединены с вторыми входами соответственно первой и второй схем сравнения, выход равенства первой схемы сравнения соединен с первыми управляющими входами второго и третьего коммутаторов, выход равенства второй схемы сравнения соединен с первым управляющим входом четвертого коммутатора, первый выход третьего коммутатора соединен с входом сброса готовности приема приемопередатчика и с вторым управляющим входом второго коммутатора, второй выход третьего коммутатора соединен с входом запуска передачи приемопередатчика и первым информационным входом четвертого коммутатора, третий выход третьего коммутатора соединен с управляющим входом первого мультиплексора, четвертый выход третьего коммутатора соединен с управляющим входом первого коммутатора, пятый, шестой, седьмой, восьмой и девятый выходы третьего коммутатора соединены соответственно с выходом признака адреса устройства, выходом признака чтения устройства, управляющим входом третьего мультиплексора, выходом блокировки устройства и выходом запроса шины устройства, выход третьего регистра соединен с вторым информационным входом четвертого коммутатора, с первым информационным входом второго мультиплексора и с третьим информационным входом третьего мультиплексора, выход четвертого регистра соединен с третьим информационным входом четвертого коммутатора, первым ииформационным входом третьего коммутатора, первым информационным входом второго коммутатора и с вторым информационным входом второго мультиплексора, выход пятого регистра соединен с четвертым информационным входом четвертого коммутатора, вторым информационным входом третьего коммутатора и третьим информационным входом второго мультиплексора, первый, второй, третий, четвертый, пятый и шестой выходы четвертого коммутатора соединены с входами записи соответственно пятого, четвертого и третьего регистров, блока памяти, первого и второго регистров, вторая группа параллельных информационных выходов приемопередатчика соединена с группой управляющих входов четвертого коммутатора, выходы первого, второго, третьего, четвертого, пятого, шестого, седьмого, восьмого, девятого и десятого разрядов регистра сдвига соединены соответственно с третьим, четвертым, пятым, шестым, седьмым, восьмым и девятым онными входами четвертого коммутатора и десятым информационным входом третьего коммутатора, выходы третьего, седьмого и девятого разрядов ре 1305689—

10 гистра сдвига соединены соответственно с вторым, третьим и четвертым ин-. формационными входами второго коммутатора, выход девятого разряда регистра сдвига соединен с одиннадцатым информационным входом третьего коммутатора, выход готовности приемопередатчика соединен с третьим управляющим входом второго коммутатора, вход приема признака чтения устройства со- 10

:единен с четвертым управляющим вхо1 дом второго коммутатора, первый, второй, третий, четвертый и пятый выходы которого соединены соответственно с первым, вторым, третьим и четвертым информационными входами и с входом начальной установки регистра сдвига, второй выход генератора тактовых импульсов и пятый выход второго коммутатора соединены соответственно с входом сдвига регистра сдвига и вторымуправляющим входом третьего коммутатора.

1305689

1305689 содержимое топ роды операционного регнс пра или

any жебного

peaucmpа

Регистр одреса операционного регистра

Регисгпр ноианд

- и отобноситв

uwumuguu (- бниииее цсмройстбо

f- чтение по

eoaисп7рали

f-bOnuCb tt0 магистрали

Регистр операций

- раьреиюенив имитации

- наолюдениепри чтении о- м Одлюдение при записи

1305689

Фиа4

Составитель И. Сигалов

Техред А. Кравчук

Корректор Л. Патай

Редактор Г.Гербер

Заказ. 1453/47

Тираж 673 Подписное

BHHHJIH Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4