Преобразователь код-временной интервал

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах преобразования и кодирования информации . Цель изобретения - повышение точности в режиме формирования непГЗ (С (Л со о ел 00 Oi ел

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСГ1УБЛИК (51) 4 Н 03 М 1/82

ОПИСАНИЕ ИЗОБРЕТЕНИЯ н двтоесиом свидетельств

П

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4001357/24-24 (22) 30.12.85 (46) 23.04.87. Бюл. М 15 (72) Ю.А, Низов и В.N. Низель (53) 681.325(088.8) (56) Авторское свидетельство СССР

Н- 1115223, кл. И 03 М !/82, 1983.

Авторское свидетельство СССР

М 1115225, кл, Н 03 М 1/82, 1983.

„.SU „1305865 А1 (54) ПРЕОБРАЗОВАТЕЛЬ КОД-ВРЕМЕННОЙ

ИНТЕРВАЛ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах преобразования и кодирования информации. Цель изобретения — повышение точности в режиме формирования непI30 рерывной последовательности импульсов. Преобразователь содержит элементы И 7, 11, 12, элемент ИЛИ 20, RS-триггер 1, D-триггер 6, счетчик

8 импульсов, регистры 2, 15, сумматор 10, блок 9 сравнения кодов, формирователь 14 импульсов, блок 17 коррекции. 1Iреобраэователь начинает работу по сигналу на шине 3 запуска, по которому начинается подсчет импульсов в счетчике 8, При совпадении кодов в счетчике 8 и в сумматоре 10 на выходе 11-триггера 6 формируются

5865 имп ул1>сы > ко1 о1>ые уп1)а нляю Г рабо1 ni; формирователя 14, который выдает импульс текушего периода nJ вход блока !7, а сигнал разрешения суммирования на входы элементов И 11, 12.

Блок 17 коррекции цри имает решение на увеличение кола на выходе сумматора 10 на единицу, согласно заданному алгоритму, что приводит к увеличению длительности текущего периода на один такт и компенсирует накапливающуюся ошибку дискретности.

2 з.п. ф-лы, 2 ил.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в устройствах преобразования и кодирования информации, а также в качестве узла цифровых функциональных преобразователей, например синусоидальных.

Целью изобретения является повышение точности в режиме формирования непрерывной последовательности импульсов, На фиг.l приведена структурная схема преобразователя код — временной интервал; на фиг,2 — временная диаграмма.

Устройство содержит RS-триггер 1, регистр 2, шину 3 запуска, первь1е Шины 4 входного кода, шину 5 тактовых импульсов, D -триггер 6, элемент И 7, счетчик 8 импульсов, блок 9 сравнения кодов, сумматор 10, группу элементов И 11, элемент И 12, выходную шину 13, формирователь 14 импульсов, регистр 15, вторые нины 16 входного кода, блок 17 коррекции, первые 18 и вторые 19 шины кода числа периодов, элемент ИПИ 20 и шину 21 сброса.

В состав формирователя 14 входят счетчик ?2 импульсов, счетный триггер 23, элементы И 24 и ?5.

В состав блока 17 коррекции входят регистры 26 и 27, сумматоры 28 и

29, блоки 30 и 31 сравнения кодов, счетчик 32 периодов, элементы И 33 и

34, счетный триггер 35, элемент И

36 и дешифратор 37.

Сигналом сброса по шине 21 преобразователя обнуляются триггеры I„ 6 и 23 и счетчики 22 и 8 импульсов при этом в счетчик 8 импульсов записывается число два в двоичном коде. Прохождение тактовь.х импульсов с пины 5 на тактовый вход счетчика 8 блокировано низким потенциалом с выхода триггера 1,, а на выходе !3 преобразователя присутствует низкий потенпиал.

1О До поступления импульса запуска по шине 3 на вхсдные информационные шины 4, 16„ 18 и 19 преобразователя подаются от внешнего устройства кодирования коды преобразования. На шины

4 входного кода подается код длительности целой части периода (Т ), на входные ниньt 16 дополнительного кода — код длительности остатка периода (Тост ) TBKHM ""р" "и Kog д

20 тельности периода T равняется

Т = 1 Т„+ Т„, где К вЂ” целое число.

Пусть, например, К = 6. Тогда регистр 15 должен быть трехразрядным.

В состав группы элементов И 11 должны входить три элемента И. Счетчик

22 должен быть построен по схеме счетчика по модулю три.

На входные нины 18 и 19 кода числа периодов подаются соответственно код п1 числа периодов длительностью

Gt .Т и код и,, числа периодов длительностью оt(T+I), где dt — длительность периода следования тактовых

35 импульсов. Общее число периодов преобразования равно n = n„ + n

B произвольный момент времени приходит сигнал запуска по шине 3, 3 )305865 4 при этом информация с входных шин 4, 16, !8 и 19 записывается в соответствующие регистры 2, 15, 26 и 27, счетчик 32 периодов и счетный триггер 35 обнуляются, а на выходе RSтриггера 1 устанавливается высокий потенциал, который снимает запрет на прохождение тактовых импульсов на тактовый вход счетчика 8 импульсов, которыи начинает считать тактовые импульсы.

В момент равенства текущего кода счетчика 8 импульсов и кода сумматора )О, н« выходе которого присутствует код ТЧ(вторая группа кодов и вход сумматора 10 блокированы низким потенциалом с выхода формирователя

14), на выходе блока 9 сравнения появляется высокий потенциал, который поступает на информационный вход Р- 20 триггера б, выполняющего функцию защиты от помех. Задержка заднего фронта импульса на выходе D-триггера 6 относительно момента сравнения кодов счетчика 8 импульсов и сумматора 10 25 равна двум периодам тактовой частоты, но так как в исходном состоянии в счетчик 8 импульсов записано число дна, то временной интервал между фронтами импульсов на выходе D-триг-З» гера 6 соответствует коду Т . Импульс сы с выхода D-триггера 6 поступают на первый вход формирователя 14, временная диаграмма работы которого приведена на фиг.2, где п — импульсы на выходе D-триггера 6; — импульсы на выходе счетного триггера 23; 6 — импульсы на выходе счетчика 22 по модулю три; - импульсы на первом выходе формирователя 14; 3 — импульсы 40 на втором выходе формирователя 14.

Импульс с выхода D òðèããåðà 6 через элемент ИЛИ 20 обнуляет счетчик

8 импульсов (с записью кода два) и счетчик 8 начинает формировать но- 45 вый инт<.риал времени, соответствующий коду Т . Работа схемы повторяется без изменений, пока при формировании шестого интервала времени на первом выходе формирователя 14, а следова- 50 тельно, и на выходной шине 13 не появится высокий потенциал (фиг.2) и не разблокирует поступления информации на вторую группу входов и вход заема сумматора 10. 55

К моменту поступления на второй вход первого элемента И 12 высокого потенциала с выхода формирователя

)4, на его первый вход уже. подана информация, характеризующая увеличение длительности периода на один такт (дь). При увеличении длительности текущего периода на один такт на первом входе перного элемента И 12 присутствует высокий потенциал. Чередование периодов с длительностями

pt -Т и д (Т+1) на выходе преобразователя определяется алгоритмом д . Т,если )) n = 0

2) (2n,)n+),, (п" = 2К+1)

3) (2п1 с n+) n (и» = 2к)

Ж . (Т+1) — в противном случае; ! где Т вЂ” длительность текущего периода;

n — номер текущего периода;

К вЂ” натуральный ряд чисел (К вЂ” 0,1,2,...), Решение на увеличение длительности периода принимает блок 17 коррекции, который работает следующим образом.

В регистрах 26 и ?7 хранится код числа периодов Д и П соответстнен1 но. Первое условие алгоритма реализуется с помощью дешифратора 37. Второе и третье условия реализуются с помощ1ью сумматоров 28 и 29, счетчика

32 периодов, счетного триггера 35, блоков 30 и 31 сравнения кодов, элементов И 33, 34 и 36. На сумматорах

28 и 29 производится умножение кодов и п на два. Счетчик 32 периодов выполняет номер текущего периода.

Счетный триггер 35 определяет четность текущего периода. На блоках

30 и 31 сравнения производится сравнение номера текущего периода с кодом удвоенного числа периодов и, и и<, согласно первым частям второго и третьего условий. Логическое умножение правых и левых частей второго и третьего условий производится на первом и втором элементах И 33 и 34 соответственно, выходы которых и выход дешифратора 37 объединены по ИЛИ на третьем элементе И 36, Таким образом, информация на выходе блока 17 коррекции изменяется по заднему фронту импульса с второго выхода формирователя )4 (фиг.2). При изменении алгоритма чередования периодов длительностью д t Т д t (Т + 1) возможны изменения н структуре блока

17 коррекции, но при этом функции

5 1305865 блока и его связи с другими элеме.-:— тами остаются неизменны, Таким образом, при формировании шестого интервапа момент сравнения текущего кода счетчика 8 импульсов и кода сумматора 10 определяется кодом Т + То т + (1), где наличие или отсутствие последнего члена определяется алгоритмом чередования периодон. Затем по заднему фронту импульса сравнения с выхода D-триггера 6 на выходе преобразователя устанавливается низкий потенциал (фиг,2 ), что соответствует окончанию формирования очередного периода согласно входному коду. После окончания импульса на выходе преобразователя автоматически начинается формирование последующих периодов.

Работа преобразонателя завершается после формирования последнего

n-ro периода. Для нового запуска преобразователя необходимо на шины 4., 16, 18 и 19 подать новые информационные коды, подать сигнал сброса по шине 21, а затем сигнал запуска по шине 3.

Технико-экономический эффект от использования изобретения заключается в повышении точности преобразования в режиме формирования непрерь.вной последовательности импульсов путем компенсации накапливающейся ошибки дискретности, что позволяет довести абсолютную погрешность преобразования до полонины периода тактовых импульсов на любом отрезке времени, целью повышения точности в режиме формирования непрерывной последовательности импульсов, B него введены элемснт ИЛИ, второй регистр, группа элементов И, блок коррекции, формирователь импульсон и сумматор, выходы которого соответственно подключены к вторым входам блока сравнения кодов, первые и вторые информационные входы — к соответствующим гыходам перного регистра и выходам группы элементов И, а вход заема — к выходу второго элемента И,, первый вход которого объединен с первыми входами группы элементов И„подключен к первому выходу формирователя импульсов и является выходной шиной, а второй нхо,; второго элемента И соединен с выходом блока коррекции, первые и вторые входы которого являются соответствующими первыми и вторыми шинами кода числа периодов, третий вход объединен с входом разрешения записи второго регистра и является шиной запуска, а четвертый вход подключен к второму выходу формирователя импульсов, первый вход которого объединен с первым входом элемента ИЛИ и подключен к выходу D-триггера, а второй вход объединен с R -входами D-òðèãгера и RS-триггера, вторым входом элемента ИЛИ и является шиной сброса, при этом второй вход первого элемента

И соединен с выходом RS-триггера, выход элемента ИЛИ вЂ” с входом устанонки счетчика импульсов, а вторые входы группы элементов И соединены с соответствующими выходами второго регистра, информационные входы которошинами входного кода.

2. Преобразователь по п.1, о т л и ч а ю шийся тем, что формирователь импульсов выполнен на первом и второи элементах И, счетном триггере и счетчик.е импульсов, счетl . Преобразователь код — времен— ной интервал, содержащий первый и второй элемент И, счетчик импульсов, счетный вход которого подключен к ны- g5 ходу первого элемента И, а выходы соединены с соответствующими первыми входами блока сра вне ния кодов, п ервый регистр, информационные входы которого являются соответствующими 5О первыми шинами входного кода, а вход разрешения записи объединен с Sвходом RS-триггера и является шиной запуска, и D-триггер, С-вход которого объединен с первым входом первого элемента И и является шиной тактовых импульсов, a D-вход соединен с выходом блока сравнения кодов, о тл и ч а ю шийся тем, что, с ный вход и вход сброса которого соответстненно соединены со счетным входом и входом сброса счетного триггера и являются соответственно первым и вторым входами формирователя импульсов, первым выходом которого является выход первого элемента И, первый вход которого объединен с пер— ным нходом второго элемента И и подключен к выходу счетчика импульсов, а второй вхоц соединен с прямым выходом счетного триггера, инверсный выход которого соединен с вторым вхоФ о р и у л а и з о б р е т е н и я QQ го являются соответствующими вторыми

1 1<) 586 5 вующим выходам второго регистра при этом первые и вторые входы первого сумматора соответственно объединень< и подключены к соответствующим выходам первого регистра, а выходы первого сумматора соответственно соединены с первыми входами первого блока тгля импуль<.ов

Составитель В. Войтов

Редактор И. Николайчук Техред В. Кадар Корректор М, Демчик

Заказ 1466/56 Тираж 902 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раущская наб., д.4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

;1<> i второго .и<ем< н<;1 И, н<:.:оп которо— т о является вторым выходи;«< ормирова—

3. Преобразователь по и. 1, о тл и ч а ю шийся тем, что блок коррекции выполнен на первом и втором сумматорах, счетчике периодов, счетном триггере, первом и втором блоках сравнения кодов, депифраторе, первом, втором и третьем элементах

И и первом и втором регистрах, информационные входы которых являются соответствующими первыми и вторыми входами блока коррекции, входы разреше— ния записи объединены с входами сброса счетчика периодов и счетного триггера и являются третьим входом блока коррекции, выходом которого является выход третьего элемента И, входы которого соответственно соединены с выходами первого и второго элементов И и выходом дещифратора, входы которого соответственно объединены с первыми и вторыми входами второго сумматора и подключены к соответстсравнения кодов, выход которого сое— динен с первьм входом первого злемен10 та И, а вторые входы соответственно объединены с первыми входами второго блока сравнения кодов и подключены к соответствующим выходам счетчика периодов, счетный вход которого объе15 динен со счетным входом счетного триггера и является четвертым входом бло— ка коррекции, причем выходы второго сумматора соединены с соответствующими вторыми входами второго блока

20 сравнения кодов, выход которого подключен к первому входу второго элемента И, второй вход которого соединен с инверсным выходом счетного триггера, прямой выход которого сое25 динен с вторым входом первого элемента И.