Интегрирующий частотомер

 

Изобретение относится к измерительной технике и может быть использовано для преобразования частотновременных сигналов в цифровой код. Целью изобретения является расширение функциональных возможностей устройства . Для достижения этой цели в устройство дополнительно введены генератор 1 эталонных импульсов, блок 12 управления, конъюнктор 11, мультиплексор 9 с переключателем 10 режимов на информационных входах и анализатор 6 переполнения, выполненный на двух триггерах 7 и 8. Кроме того, устройство содержит счетный блок 2, счетчик 3 адреса, счетчик 4 числа, . оперативное запоминающее устройство 5 и блок 13 дешифрации. Генератор 1, счетный блок 2, мультиплексор 9 с переключателем 10 и блок 13 дешифрации со связями между ними образуют счетное устройство. Устройство экономит элементы памяти, в интегральном исполнении позволяет уменьшить количество интегральных схем или площадь кристалла, 1 з.п, ф-лы, 5 ил. I (Л Сл: X) :о ut.t

СО!03 СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСГ1УБЛИН

А1 (19) (11) (56 4 С OI Р. 23/1О

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМ У СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21 ) 3921 232/24-21

: (22) 27.06.85 (46) 07.05. 87. Бюл. 11 -17 (72) А.В.Ходаков (53) 621.317 ° 7(088.8) (56) Авторское свидетельства СССР !

1 -856011, кл. Н 03 К 23/00, 198!.

Муттер В.M. и др. Проектирование аналого-цифровых систем на интегральных схемах. 1976, с. 181-183, рис. VI.13.

Навопашенный Г.H ° Информационнаизмерительные системы, 1977. (54) ИНТЕГРИРУ10ЩИЙ ЧАСТОТОМЕР (57) Изобретение относится к измерительной технике и может быть использовано для преобразования частатнавременных сигналов в цифровой код, Целью изобретения является расширение функциональных возможностей устройства. Для достижения этой цели в устройство дополнительно введены генератор 1 эталонных импульсов, блок

12 управления, конъюнктор 11,мультиплексор 9 с переключателем 10 режимов на информационных входах и анализатор 6 переполнения, выполненный на двух триггерах 7 и 8. Кроме того, устройство содержит счетный блок 2, счетчик 3 адреса, счетчик 4 числа, оперативное запоминающее устройство

5 и блок 13 дешифрации. Генератор 1, . счетный блок 2, мультиплексор 9 с переключателем 10 и блок 13 дешифрации со связями между ними образуют счетное устройство. Устройство экономит элементы памяти, и интегральном исполнении позволяет уменьшить количество интегральных схем или площадь кристалла. 1 s.ï. ф-лы, 5 ил.

t 13089

Изобретение относится к измерительной технике и предназначено для преобразования частотно-временных сигналов в цифровой код.

Цель изобретения — расширение 5 функциональных возможностей частотомера.

На фиг.l представлена структурная схема частотомера; на фиг ° 2-4 — схемы входящих блоков; на фиг.5 — временные 10 диаграммы работы частотомера.

Интегрирующий частотомер содержит генератор 1 эталонных импульсов (ГЭИ) и счетный блок 2, в состав которого входят счетчик 3 адреса, счетчик 4 числа, оперативное запоминающее устройство (ОЗУ) 5 и анализатор 6 переполнения, содержащий триггеры 7 и 8, а также мультиплексор 9 с переключа. телем 10 режимов, конъюнктор 11, блок 12 управления (БУ) и блок 13 дешифрации.

Выход 14 первого разряда ГЭИ 1 соединен со счетным входом БУ 12, вы- 25 ход 15 второго разряда — с синхровходом триггера 8, выход 16 третьего разряда — со счетным входом счетчика

3 адреса, входом записи ОЗУ 5, стробирующим входом счетчика 4 числа и 30 входом установки триггера 8, выходы

17 счетчика 3 адреса соединены с адресными входами ОЗУ 5, мультиплексора 9 и блока 13 дешифрации, а выход четвертого разряда - с синхровходом

БУ 12, Выходы 18 и входы 19 ОЗУ 5 соединены соответственно с информационными входами и выходами счетчика 4 числа. Выход 20 переноса счетчика 4 чис- О ла соединен со стробирующим входом мультиплексора 9 и информационным входом триггера 7. Выход 21 триггера

8 соединен с синхровходами счетчика

4 числа и триггера 7, выход которого 45 подключен к информационному входу триггера 8. Вход 22 измеряемой и эталонной частоты соединен с вторым входом конъюнктора ll, первый вход которого соединен со стробирующим выходом 23 БУ 12, а выход — с входом

24 привязки БУ 12. Вход 25 измеряемого и эталонного периодов подключен к выходу мультиплексора 9 ° Выход 26 переноса БУ 12 соединен с входом сброса триггера 7, а выход 27 сброса — с входом сброса счетчика 4 числа. Выход 28 управления индикацией

БУ 12 соединен с .управляющим входом

21 2 блока 13 дешифрации, выход переноса счетчика 3 адреса подключен к входу переноса БУ 12.

Блок 12 управления содержит дизьюнктор 29, четыре триггера 30-33, формирователь 34 импульсов и два триггера 35 и 36.

Вход 25 измеряемого и эталонного периодов соединен с синхровходами триггеров 30 и 31, при этом инверсный выход триггера 31 подключен к собственному входу установки в "1" и входу сброса триггера 30. Выход последнего объединен с информационным входом триггера 31, с входом формирователя 34 импульсов и стробирующим выходом 23 БУ 12. Инверсный выход формирователя 34 импульсов соединен с входами сброса триггеров 35 и 36 и выходом 28 управления индикацией.

Инверсный выход триггера 35 объединен с информационным входом триггера

30 и входом сброса триггера 31, а прямой выход — с синхровходом триггера 36 и выходом 27 сброса БУ 12, при этом инверсный выход триггера 36 подключен к информационному входу триггера 35.

Выход 37 переноса соединен с синхровходом триггера 35 и через дизъюнктор 29 с выходом переноса БУ 12.

Счетный вход 14 и синхровход 38

БУ 12 соединены соответственно с синхроводами триггеров 32 и 33, а вход

24 привязки — с входом сброса и информационным входом соответственно триггеров 32 и 33. Инверсный выход триггера 32 объединен с его входом установки в ")" и входом сброса триггера 33, выход, которого соединен с информационным входом триггера 32, а инверсный выход — c вторым входом дизъюнктора 29.

Триггеры 30 и 31 со связями между ними йредставляют собой формирователь временного интервала, триггеры 32 и

33 и дизъюнктор 29 — узел привязки, а формирователь 34 импульсов, тригге" ры 35 и 36 — формирователь управления индикацией.

ГЭИ 1, счетный блок 2, мультиплексор 9 с переключателем 10 режимов и блок 13 дешифрации со связями между ними представляют собой счетное устройство.

Частотомер работает следующим образом.

1308921 4

Длительность строб-импульса с выхода 23 формируется на триггерах 30 ом и 31 и определяется первым госле импульса сброса с выхода 27 полным пеии 5 риодом импульса с входа 25. а Импульсы заполнения на входе 22, I: простробированные импульсом на выхоо- де 23 (несинхронизированные со стробу- импульсом), с входа 24 поступают на узел привязки (синхронизации)на триггерах 32 и 33, представляющий собой схему генератора одиночных импульсов, привязанных к концу периода с адреа) сом "7" поступлением на вход 38 положительного фронта со старшего разряда счетчика 3 адреса. Импульс с триггера 33 формирует через дизъюнктор

29 дополнительный сигнал переноса с выхода 26.

Содержащий в своем составе двоич но-пятиричный счетчик 39 ГЭИ 1 обес печивает постоянный перебор счетчик

3 адреса всех адресов ОЗУ 5 и в каж дом адресе производит съем информац с ОЗУ 5, запись ее в счетчик 4 числ и перепись обратно в ОЗУ 5 (по тому же адресу). При наличии сигнала сбр са с выхода 27 содержимое ОЗУ 5 обн ляется (по всем адресам). По окончании сигнала сброса при каждом переполнении счетчика 3 адреса (в конце периода с адресом "15" при четырехразрядном двоичном счетчике 3 адрес через дизъюнктор 29 в БУ 12 по выходу 26 обеспечивается установ в "О" триггера 7 и в следующем адресе (адресе "00") установ в "О" триггера 8 по синхровходу и установ его в "1" импульсом с выхода 16 о установоч — 20 ному входу. Сформированный на выходе

21 отрицательный импульс по положительному фронту прибавляет единицу в счетчик 4 числа и переписывает в триггер 7 по синхровходу уровень "1", поступающии с выхода переноса счетчика 4 числа, Таким образом, во всех последующих адресах вплоть по "1 " в триггере 8 по обоим входам (синхрои установочному) подтверждается "1", т.е. отрицательный импульс по выходу

21 не формируется и к следующему импульсу переполнения с выхода в ОЗУ 5 содержатся по младшему адресу ("00") код "1", а по остальным адресам — 35 код "0". Каждый последующий цикл перебора адресов добавляет к содержимому ОЗУ 5 по адресу "00" единицу. При коде "9" переписанном из ОЗУ 5 в

40 счетчик 4 числа, импульс с выхода Zl продлевает время нахождения триггера

7 в состоянии "0" на следующий адрес. Таким образом обеспечивается перенос в следующую декаду, хра-. нящуюся по следующему адресу в

ОЗУ 5.

Таким образом, по адресам с восьмого по пятнадцатый в ОЗУ 5 организуется восьмиразрядный счетчик импульсов заполнения строб-импульса., работающий совместно с делителем эталонных импульсов (по адресам с нулевого по седьмой).

Отрицательный фронт положительного строб-импульса на выходе 23 запускает формирователь 34 импульсов съема информации, который по окончании съема информации из ОЗУ 5 с адресами с восьмого по пятнадцатый запускает формирователь управления индикацией на триггерах 35 и 36. Длительность его импульса сброса равна периоду импульсов переполнения на выходе 37.

Для измерения длительности периода необходимо выход мультиплексора

9 соединить с входом 22, а измеряемый сигнал подать на вход 25, Изобретение обеспечивает экономию элементов памяти, что при интегральном исполнении частотомера позволяет уменьшить количество интегральных схем или площадь кристалла..Частота следования импульсов на выходах 37 и 20 в каждом последующем адресе уменьшается в 10 раз и обеспе-g0 чивает на выходе мультиплексора 9 формирование частот, поделенных на степень десяти, определяемую положением логической единицы переключателя 10 режимов, и используемых как эталонные при измерении периода входных импульсов и для формирования эталонного периода при измерении частоты входных импульсов.

Фо р мул а и s о б р е т ения

1. Интегрирующий частотомер, содержащий счетчик адреса, оперативное запоминающее устройство, счетчик числа и блок дешифрации, причем информационные выходы счетчика числа соединены с соответствующими информационными входами оперативного запоминающего устройства и блока дешифрации, выходы счетчика адреса подключены к

8921

5 130 адресным входам блока дешифрации, а выходы оперативного запоминающего устройства — к информационным входам счетчика числа, о т л и ч а ю щ и йс я тем, что, с целью расширения функциональных возможностей, в него введены генератор эталонных импульсов, блок управления, конъюнктор, мультиплексор с переключателем режимов на информационных входах и анализатор переполнения, состоящий из двух триггеров, причем выход первого разряда генератора эталонных импульсов подключен к счетному входу блока управления, выход второго разряда — к синхровходу второго триггера, а выход третьего разряда — к счетному входу счетчика адреса, входу записи оперативного запоминающего устройства, стробирующему входу счетчика числа и к входу установки второго триггера, выход которого соединен с синхровходами первого триггера и счетчика числа, выходы разрядов счетчика адреса подключены к адресным входам оперативного запоминающего устройства и мультиплексора, при этом выход четвертого разряда подключен также к синхровходу блока управления, а выход переноса — к входу переноса блока управления, выход переноса счетчика числа соединен с информационным входом первого триггера, выход которого подключен к информационному входу второго триггера, и со стробирующим входом мультиплексора, выход переноса блока управления соединен с входом сброса первого триггера, выход сброса — к выходу сброса счетчика числа, выход управления — к управляющему входу блока дешифрации, стробирующий выход блока управления через конъюнктор соединен с входом привязки блока управления, выход мультиплексора соединен с входом измеряемого и эталонного периодов блока управления, а второй вход конъюнк5

45 тора является входом измерения частоты устройства, 2. Частотомер по п.1, о т л и— ч а ю шийся тем, что блок управления содержит формирователь импульсов, дизъюнктор и шесть триггеров, причем вход измеряемого и эталонного периодов соединен с синхровходом первого триггера и синхровходом второго триггера, инверсный выход которого подключен к входу сброса триггера и входу установки второго триггера, выход первого триггера соединен с входом формирователя импульсов, информационным входом второго триггера и является стробирующим выходом блока управления, инверсный выход формирователя импульсов подключен к входам сброса третьего и четвертого триггеров и является выходом управления блока управления, инверсный выход третьего триггера подключен к информационному входу первого триггера и входу сброса второго триггера, выход третьего триггера соединен с синхровходом четвертого триггера и является выходом сброса блока управления, инверсный выход четвертого триггера соединен с информацйонным входом третьего триггера, вход переноса блока управления подключен к синхровходу третьего триггера и через дизъюнктор к выходу переноса блока управления, счетный вход и синхровход блока управления соединены соответственно с синхровходом пятого и шестого триггеров, а вход привязки — к входу сброса и информационному входу соответственно этих же триггеров, инверсный выход пятого триггера подключен к своему же входу установки и входу сброса шестого триггера, выход которого соединен с информационным входом пятого триггера, а инверсный выход шестого триггера — с вторым входом дизъюнктора.

1038921

Уиг.8

1308921

/7/5

/7/

t7I I5I 0I t 2 131415101 71В19 У01 Щ ЯИУ4У5101 Зона адресоа Зона adpecoE

denumenp vac- измерителя тоюы

32 ю

°

28

Интероал измерения Интербал

Редактор О.Юрковецкая

Заказ 1793/36

Тираж 731

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,,- д. 4/5

Подписное

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

17()

V/2 ин акации

Интербап сброса ф р Интербал ожидания

Составитель Н.Федоров

Техред А.Кравчук Корректор Л.Пилипенко