Частотно-импульсное вычитающее устройство

 

Изобретение относится к автоматике и .вычислительной технике. Целью изобретения является расширение диапазона измерения относительной разности частот. Устройство содержит переключатель 1 полярности, источник 2 опорного напряжения, jiHTerpaTop 3, первый и второй триггеры 4 и 18, два элемента И 5 и 9, делитель частоты 6, три формирователя импу1}ьсов 7, 13 и 20, два элемента задержки 8 и 16, ключ 10, узел 11 выборки и хранения, счетчик 12, цифровой компаратор 14, шину 15 ввода опорного кода, элемент ИЛИ 17. Принцип действия устройства основан на интегрировании приращения сдвига по фазе между входными частотно-импульсными сигналами за каждый интервал измерения. Расширение диапазона измерения достигается за счет суммирования элементарных фазовых сдвигов на ряде периодов первой (опорной) входной частотно-импульсной последовательности и исключения ложной информации на основе анализа фазового положения импульсов входных частотно-импульсных последовательностей . 2 ил о § W 00 о со о 4 О5

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСН ИХ

РЕСПУБЛИК (51) 4 G 06 G 7/14

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3999332/24-24 (22) 26. 12.85 (46) 07.05.87. Бюл. Ф 17 (71) Новосибирский электротехнический институт (72) Ю.В.Соколовский и В.А.Гуревич (53) 681.335(088.8) (56) Авторское свидетельство СССР

9 997046, кл. G 06 G 7/14, 1980.

Авторское свидетельство СССР

9 646347, кл. G 06 G 7/14, 1977. (54) ЧАСТОТНО-ИМПУЛЬСНОЕ ВЫЧИТАЮЩЕЕ

УСТРОЙСТВО (57) Изобретение относится к автоматике и вычислительной технике. Целью изобретения является расширение диапазона измерения относительной разности частот. Устройство содержит переключатель 1 полярности, источник

2 опорного напряжения, .интегратор 3, „„Я0„„1 09046 Д1 первый и второй триггеры 4 и 18, два элемента И 5 и 9, делитель частоты

6, три формирователя импульсов 7, 13 и 20, два элемента задержки 8 и 16 ключ 10, узел 11 выборки и хранения, счетчик 12 цифровой компаратор 14, шину 15 ввода опорного кода, элемент

ИЛИ 17 Принцип действия устройства основан на интегрировании приращения сдвига по фазе между входными частотно-импульсными сигналами за каждый ин ервал измерения. Расширение диапазона измерения достигается за счет суммирования элементарных фазовых сдвигов на ряде периодов первой (опорной) входной частотно-импульсной последовательности и исключения ложной информации на основе анализа фазового положения импульсов входных частотно-импульсных последовательностей. 2 ил.

1 13090

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах управления электроприводами, в частности в регуляторах соотношение частот, скоростей, когда одна из двух сравниваемых частей остается постоянной, а другая изменяется в процессе работы электропривода.

Целью изобретения является расши- 10 рение диапазона измерения относительной разности частот, На фиг. 1 изображена блок-схема устройства, на фиг. 2 - временная диаграмма работы устройства. f5 устройство содержит переключатель

1 полярности, источник 2 опорного напряжения, интегратор 3, первый триггер 4, первый элемент И 5, делитель

6 частоты, первый формирователь 7 ?О импульсов, первый элемент 8 задержки, второй элемент И 9, ключ 10, узел 11 выборки и хранения, счетчик

12, второй формирователь 13 импульсов, цифровой компаратор 14, шину 15 ввода опорного кода, второй элемент

16 задержки, элемент ИЛИ 17, второй триггер 18 (типа К$), вход 19 сброса интегратора 3 (управляющий вход раз-. рядного ключа) и третий формирователь 30

20 импульсов.

В устройстве реализуется известное соотношение: ьц = 2n J af dt, где ь о фазовый сдвиг между входными частота- 35 и fz hp = fi fz — разностная частота входных частотно-импульсных сигналов.

Производится интегрирование Ь( приращения сдвига по фазе между вход- 40 ными частотами sa каждый интервал измерения Т„= 2Т,, где 6Т,, — эквивалентное приращение сдвига по времени:

ЬТ,=Т< — Т-, =hf Т, Т,„

1 . 1 гдеТ = — Т у у

1 2

На выходе устройства каждый и-й интервал измерения формирует конечное значение интеграла от сигнала

U< с переключателя 1 полярности за время и 6Т>, которое фиксируется в узле выборки и хранения ïT>

U ebtx о

=n f Т, Т, hf =n —.

gf г

46 ?

Таким образом, формируется выходной аналоговый сигнал, пропорциональный разностной относительной частоты входных импульсных последовательностей.

Устройство работает следующим образом.

На счетный вход делителя 6 частоты (фиг. 2) поступает первая (опорная) частотно-импульсная последовательность f< (фиг., 2а). В делителе происходит деление частоты с коэффициентом деления, равным где Й„„„- минимальная допус имая частота, с которой может быть представлена выходная информация.

На счетный вход триггера 4 поступает вторая (информационная) частот- . но"импульсная последовательность f+ (фиг. 2б). Выходной импульсный сиг-. нал триггера 4 (фиг. 2в) поступает на управляющий вход переключателя 1 полярности, при этом на выходе последнего формируется сигнал И1 (фиг. 2г), который подается на вход интегратора, 3.

Импульсный сигнал с выхода дели теля 6 (фиг. 2е) поступает через первый формирователь 7 импульсов, укорачивающий импупьсы до малой длительности с, (фиг. 2ж), на первый вход второго элемента И 9 и через первый элемент 8 задержки (на время с фиг. 2з) на второй вход элемента

ИЛИ 17. Импульсы с выхода элемента

ИЛИ 17 (фиг. 2и, момент времени tä ) поступают на S вход триггера 18, на

R-вход которого приходят короткие импульсы с выхода первого элемента

И 5 (фиг. 2к), на первый вход последнего приходят импульсы с прямого выхода триггера 4, а на второй вход— с выхода третьего формирователя 20 импульсов, укорачивающего импульсы опорной последовательности f до малой длительности. Тем самым выходной сигнал элемента И 5 определяет начало нового цикла работы устройства.

Сигнал с прямого выхода триггера

18 (фиг. 2м) поступает на вход формирователя 20 импульсов, с выхода которого короткие импульсы установки нуля (фиг. 2н) поступают на делитель

6. С этого же выхода триггера 18 сигнал U < приходит на управляющий

3 13090 вход 19 сброса интегратора 3, обеспечивая периодический формированный разряд интегратора до нуля через каждые и 2Т< периода опорной импульсной последова ьности f3 . На в де ин- 5 тегратора 3 формируется напряжение

U (фиг. 2д).

Сигнал с инверсного выхода триггера 18 (фиг. 2л) осуществляет блокировку сигнала с выхода элемента И 9. 10

В тех случаях, когда сигнал блокировки отсутствует, на выходе элемента

И 9 в момент прихода н-ro импульса последовательности f формируется единичный импульс длительностью,, 15 обеспечивающий кратковременное замыкание ключа 10. При этом производится замер (фиг. 2д) и фиксация конечного значения интеграла U в узле 11 выборки и хранения (фиг, 2п) в момент20 времени, опережающий на ñ момент сброса интегратора 3. Выходной сигнал определяет суммарный фазовый сдвиг между входными последовательностями за время и ° 2Т,. Однако при 25 фазовых сдвигах между входными сигналами, кратными 2n m (где m = 1,2,...), возможно появление ложной информации на выходе интегратора, прохождение которой на вход узла 11 и следова- 30 тельно на выход устройства необходимо заблокировать. Для этого используется узел блокировки, содержащий последовательно соединенный счетчик

12 и цифровой компаратор 14.

На счетный вход счетчика 12 поступает информационная последовательность импульсов f с второго входа устройства. На вход обнуления счет- 40 чика 12 поступают импульсы опорной частоты f устанавливая счетчик в нулевое состояние. В момент прихода импульсов происходит анализ фазового положения импульсов из последователь-45 ностей импульсов f, и Ю . Достоверная информация появляется на выходе устройства тогда, когда между двумя импульсами из опорной последовательности Й1, находится один импульс из информационной последовательности, т.е. на выходе счетчика 12 имеется код 0001 (где 1 соответствует младшему значащему разряду).

Сигнал с выхода счетчика 12 поразрядно приходит на первую группу входов цифрового компаратора 14, на второй группе входов которого уста46 4 новлен опорный код 000.1 с шины 15 ввода опорного кода.

При наличии сбоя (момент времени (фиг. 2), т.е. когда на выходе счетчика появляется код, отличный от опорного кода 0001 цифрового компаратора 14, пЬследний срабатывает и на его выходе появляется единичный сигнал (фиг. 2о), который через второй элемент 16 задержки поступает на первый вход элемента ИЛИ 17, с выхода которого импульс сбой приходит на вход триггера 18, переводя его в единичное состояние, соответствующее появлению íà его инверсном выходе сигнала блокировки (фиг. 2л), который блокирует прохождение импульса с выхода элемента И -9 на управляющий вход ключа 10, и сигнал на выходе узла 11 выборки и хранения сохраняет свое предыдущее значение.

Одновременно сигнал с прямого выхо" да триггера 18 обнуляет интегратор

3, тем самым подготавливая устройство к новому циклу работы.

Таким образом, устройство преоб-. разует разностную частоту от входных частотно-импульсных сигналов в пропорциональный разностный аналоговый сигнал с коэффициентом пульсаций, близким к нулю. Устройство обладает большей чувствительностью за счет суммирования элементарных фазовых сдвигов за 2п периодов опорной частоты, что позволяет расширить диапазон работы снизу. Применение узла блокировки, позволяющего определить наличие ложной информации на выходе устройства путем анализа фазового положения импульсов входных частотно-импульсных последовательностей вместо уровневого (аналогового) сравнения выходного сигнала с опорным, расширяет рабочий диапазон сверху, Формула изобретения

Частотно-импульсное вычитающее устройство, содержащее два триггера, первый из которых подключен прямым выходом к первому входу первого элемента И, элемент ИЛИ, первый формирователь импульсов, соединенный выходом с входом первого элемента задержки и первым входом второго элемента И, выход которого подключен к управляющему входу ключа, соединенного сигнальным входом с выходом интегратора, а выходом — с входом эле0904 6 6 к входу сброса интегратора и входу второго формирователя импульсов, а инверсным выходом — к второму входу второго элемента И, выход второго формирователя импульсов соединен с входом останова делителя частоты, подключенного выходом к входу первого формирователя импульсов, а информационным входом — к входу первого !

О частотно-импульсного сигнала устройства, входу обнуления счетчика и входу третьего формирователя импульсов, выход которого соединен с вторым входом первого элемента И, счетf5 ный вход счетчика подключен к входу второго частотно-импульсного сигнала устройства и счетному входу первого триггера, соединенного инверсным выходом с управляющим входом пере20 ключателя полярности, сигнальный вход которого подключен к выходу источника опорного напряжения.

13 мента выборки и хранения, выход которого является выходом устройства, и переключатель полярности, подключенный выходом к сигнальному входу интегратора, о т л и ч а ю щ е е.с я тем, что, с целью расширения диапазона измерения относительной разности частот, в него введены второй элемент задержки, второй и третий формирователи импульсов, счетчик и цифровой компаратор, соединенный первым входом с выходом счетчика, вторым входом — с шиной ввода опорного кода, а выходом — с входом второго элемента задержки, выход которого подключен к первому входу элемента

ИЛИ, соединенного вторым входом с выходом первого элемента задержки, а выходом — с входом установки в единицу второго триггера, подключенного входом установки в "0" к выходу первого элемента И, прямым выходом—

Тм

fi

fg

Е и е

;Л 1

ug„„„

Puz. Р

Составитель С.Казинов

Техред М.Ходанич Корректор А.Зимокосов

Редактор А.Ворович

Тираж б73 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Заказ 1800/42

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

Частотно-импульсное вычитающее устройство Частотно-импульсное вычитающее устройство Частотно-импульсное вычитающее устройство Частотно-импульсное вычитающее устройство 

 

Похожие патенты:

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для решения широкого класса задач исследования систем автоматического регулирования для организации аналогового управления, контроля и цепей обратной связи

Изобретение относится к электронике, автоматике, измерительной и вычислительной технике и может быть использовано в высокоскоростных аналоговых и цифровых устройствах, в частности в электронных вычислительных машинах (ЭВМ) с элементами искусственного интеллекта

Изобретение относится к автоматике и вычислительной технике и позволяет вести параллельное сложение и восстановление длительностей группы временных интервалов, что расширяет его функциональные возможности

Изобретение относится к гибридной вычислительной технике и может быть использовано при построении специализированных вычислительных устройств , ориентированных на решение систем алгебраических дифференциальных и разностных уравнений

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к вычислительной технике

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике и может быть использовано в ЦВМ

Изобретение относится к области вычислительной техники

Изобретение относится к области вычислительной техники, в частности к гибридной вычислительной технике, и может быть использовано для построения арифметических устройств параллельного действия
Наверх