Устройство цифровой передачи и приема телевизионного сигнала

 

Изобретение м.б. использовано в системах передачи телевизионного сигнала методом импульсно-кодовой модуляции . Цель изобретения - повышение точности передачи телевизионного сигнала . На ил. приведены структурные схемы передающей и приемной сторон устр-ва, а также пример формирования неравномерной шкалы квантования цифрового компрессора для кода, записанного в 1-м регистре. Этот код будет передан в режиме Н. Цифровой компрессор работает в соответствии с кодовой табл. Для отрицат. знака разности кодов старших разрядов табл. аналогична , но предполагается осуществление в компрессоре предварительной инверсии кода младших разрядов. Цифровой эксандер может работать в соответствии с др. приведенной кодовой табл. 1-й, 2-й, 3-й, 4-й дешифраторы работают в соответствии с приведенной табл. состояний. 6 табл. 3 ил. (Л с

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (51)4 Н 04 N 7 13

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

Il0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3986344/24-09 (22) 09.12.85 (46) 07,05.87, Бюл. Р 17 (72) С.С. Коган (53) 621.397.3(088,8) . (56) Авторское свидетельство СССР

N - 1001501, кл. Н 04 N 7/13, 1983. (54) УСТРОЙСТВО ЦИФРОВОЙ ПЕРЕДАЧИ И

ПРИЕМА ТЕЛЕВИЗИОННОГО СИГНАЛА (5?) Изобретение м.б. использовано в системах передачи телевизионного сигнала методом импульсно-кодовой модуляции, Цель изобретения — повышение точности передачи телевизионного сигнала. На ил. приведены структурные схемы передающей и приемной сторон.8 „„1 О9327 А1 устр-ва, а также пример формирования неравномерной шкалы квантования циф рового компрессора для кода, записан ного в 1-м регистре. Этот код будет передан в режиме Н. Цифровой компрессор работает в соответствии с кодовой табл. Для отрицат. знака разности кодов старших разрядов табл. аналогична, но предполагается осуществление в компрессоре предварительной инверсии када младших разрядов. Цифровой зксандер может работать в соответствии с др. приведенной кодовой табл. 1-й, 2-й, З-й, 4-й дешифраторы работают в соответствии с приведенной табл. состояний. б табл. 3 ил.

1 130932

Изобретение относится к технике телевидения и может быть использовано в системах передачи сигналов монохромного или цветного телевизионного сигнала методом импульсно-кодовой модуляции °

Цель изобретения — повышение точности передачи телевизионного сигнала.

На фиг,; 1 представлена электричес- 10 кая структурная схема передающей стороны устройства цифровой передачи и приема телевизионного сигнала; на фиг. 2 — приемной стороны устройства цифровой передачи и приема телевизионного сигнала; на фиг. 3 — пример формирования неравномерной шкалы квантования.

Устройство цифровой передачи и приема телевизионного сигнала (фиг,1 20 и 2) содержит шину 1 входного сигнала, аналого-цифровой преобразователь (АЦП) 2, первый регистр 3, первый коммутатор 4, анализатор 5 кода, второй регистр 6, цифровой компрессор

7, первый дешифратор 8, третий дешифратор 9, пятый регистр 10, шестой регистр 11, элемент ИЛИ 1?, регистр 13 сдвига, элемент И 14, третий коммутатор 15, сумматор16 по модулю два, 30 седьмой регистр 17, преобразователь

18 параллельного кода в последовательный, входную шину 19 линии связи, выходную шину 20 линии связи, преобразователь 21 последовательного кода в параллельный, третий регистр

22, четвертый регистр 23, блок 24 установки кода, цифроаналоговый преобразователь (ЦАП) 25, цифровой экспандер 26, второй коммутатор 27, второй 40 дешифратор 28, первый блок 29 задержки, четвертый дешифратор 30, триггер

31, третий блок 32 задержки, шины 33 выходного сигнала, первый синхрогенератор 34, второй синхрогенератор 35. 45

Устройство цифровой передачи и приема телевизионного сигнала работает следующим образом. разряда; на четвертом выходе — логическую "1", если значение кода в регистре 3 меньше значения кода в регистре 6, а логический "0", если значение кода в регистре 3 больше или равно значению кода в регистре 6.

Сигналы с второго, третьего ичетвертого выходов анализатора 5 кода и и младшие вЂ,. — разрядов с второго выхо- .

2 да первого регистра 3 поступают в цифровой компрессор 7, где они преобразуются в код неравномерной шкалы.

Динамический диапазон цифрового компрессора может быть равен, например, и четырем квантам — — -го разряда и

2 размещается симметрично тому кванту п

-го разряда где расположен пре2

Э дыдущий,из двух сравниваемых цифроТелевизионный сигнал по шине 1 входного сигнала поступает на вход

АЦП 2, с выхода которого снимается цифровой эквивалент телевизионного сигнала в виде последовательности иразрядных двоичных кодовых групп в простом двоичном коде. N-разрядный цифровой сигнал поступает на вход первого регистра 3, где запоминается на один тактовый интервал. Необхо7 2 цимость первого регистра 3 обусловлена возможностью неодновременного (на интервале периода частоты дискретизации телевизионного сигнала в АЦП 2) формирования сигналов различных разрядов на выходе АЦП 2, I1

Старшие — — разрядов с первого вы2 хода первого регистра 3 поступают затем на входы второго регистра 6, где они снова .запоминаются на один тактоп вый интервал. Старшие --- разрядов

2 подаются с первых выходов первого и второго регистров 3 и 6 на входы анализатора 5 кода.

Анализатор 5 кода сравнивает стари шие — — (например 4) разрядов двух

9 кодовых групп, соответствующих соседним во времени отсчетам ТВ-сигнала, и формирует на первоМ выходе логическую "1" при несовпадении, а логический "0" — при совпадении сравниваемых кодов; на втором выходе логическую "1", если модуль разности и кодов равен кванту — — -го (напри2 мер, 4-ro) разряда, а логический "0", если модуль разности не равен кванту и — — -ro разряда на третьем выходе

2 i логическую "1", если модуль разности п кодов равен двум квантам - - -го разряда, а логический "0", если модуль

l и разности не равен двум квантам — -ro

327 и

3 1309. вых кодов, т. е. код, содержащийся во втором регистре 6 . Цифровой компрессор 7 может работать, например, в соответствии с кодовой табл. 1. Для отрицательного знака разности кодов старших разрядов таблицы аналогична, но предполагается осуществление в цифровом компрессоре предварительной инверсии кода младших разрядов.

На фиг. 3 представлен пример рас- 10 положения неравномерной шкалы квантования цифрового компрессора для кода, записанного в регистре 3. Этот код передается в режиме Н, поскольку при переходе от кода в регистре 6 15 (предыдущий такт) к коду в регистре

3 (данный такт) пересекается граница

4-го разряда (если бь изменение кодов было в пределах кванта 4-ro разряда, код в регистре 3 был бы передан в 20 режиме M). Неравномерная шкала для кода в регистре 3 располагается сими метрично тому кванту — — -го разря2 да, где расположен код в регистре 6.

Если код в регистре 3 попал в верхнюю половину (для нарастающего сигнала) кванта 4-го разряда, он будет восстановлен на приемной стороне с

6-разрядной точностью. Если он попал 30 в нижнюю половину — с 7-разрядной точностью. При попадании этого кода в зону перегрузки в канал связи передается код ограничения 11101 или

11111 (режим НП), где первые три по- 35 зиции — код перегрузки неравномерной шкалы, 4-я позиция — знак изменения сигнала (отрицательный — "1", положительный или знак равенства — "0 ), 5-я позиция — служебная посылка, и в 40 последующем такте передается код старших 4-х разрядов также со служебной посылкой "1".

4 и старшие 2 разрядов, либо младшие разрядов, либо код неравномерной шкалы со знаковым разрядом.На второй вход первого дешифратора 8 подаются сигнал несовпадения кодов старших разрядов с первого выхода анализатора

5 кода и сигнал перегрузки компрессора с второго выхода цифрового компрессора 7.Последний сигнал характеризует выход величины разности кодов, записанных в первом и втором регистрах j и 6, за пределы динамического диапазона цифрового компрессора.Первый дешифратор 8 работает в соответствии с табл. 2 состояний. С выхода

Il первого коммутатора 4 — — разрядов

2 подаются на входы седьмого регистра и

17. Сюда же подается (+1)-й раз2 ряд (служебная посылка) с четвертого выхода первого дешифратора 8, который принимает значение "1" при передаче старших разрядов и кода неравномерной шкалы и "0" при передаче младших разрядов.В седьмом регистре 17 осуществляется запоминание этих сигналов на один тактовый интервал. Логическая "1" на первом выходе дешифратора 8 соответствует режиму передачи и младших разрядов кода (М) на

У втором выходе — кода неравномерной п шкалы (Н), на третьем выходе старших разрядов кода (С) . Эти сигналы, а также сигнал перегрузки с второго выхода цифрового компрессора

7 задерживаются на один тактовый интервал в пятом регистре 10 и еще на один тактовый интервал в шестом и 45 (— — -1)-разрядный код неравно2 мерной шкалы с выхода цифрового компрессора 7 вместе со знаковым разрядом с четвертого выхода анализатора

5 кода подается в первый коммутатор 50 и

4. В него подаются старшие 2 рази рядов и младшие — — разрядов с выхо2 да первого регистра 3. Работой пеРво-5 го коммутатора 4 управляет первый дешифратор 8, который разрешает первому коммутатору 4 в определенные моменты времени пропускать на свой выход либо регистре 1 I.

На входы третьего дешифратора 9 подаются указанные четыре сигнала, соответствующие данному такту (с выходов дешифратора 8 и цифрового компрессора 7) и двум предыдущим тактам (-T H -2T )) с выходов соответственно регистров 10 и 11. Третий дешифратор 9, элемент ИПИ 12,регистр

13 сдвига, элемент И 14 определяют начало и конец интервала периодического чередования режимов передачи п старших - разрядов кода (С) и ко2 да перегрузки неравномерной шкалы

130932 (НП)., Участок периодического чередования режимов (НП, С, НП, С и т.д.) диагностируются при 3-кратном и более повторении пары режимов (С и HII), Дешифратор 9 работает в соответствии с табл. 3 состояний.

При последовательном во времени появлении логической "1" на выходах третьего дешифратора 9 регистр 13 сдвига (регистр 13 сдвига состоит из 10 трех последовательно включенных триггерных ячеек и имеет последователь— ный вход и параллельный выход, т.е ° выход каждой ячейки подключен к входу элемента И 14) переходит в саста- 15 яние 111 и на выходе элемента И 14 тт формируется .логическая 1, которая поступает на управляющий вход третьего коммутатора 15 и второй вход сум20 матора 16. При этом старшие — — разрядов с выхода второго регистра 6, 11 1) соответствующие такту -Т, через третий коммутатор 15 подаются на вход преобразователя 18 параллельного ко- 25 да в последовательный. Одновременно гг н в сумматоре 16 инвертируется из 1 в "0" служебная посылка, получаемая с выхода седьмого регистра и соот-. ветствующая такту "-Т". Таким абра- 30 зом, в канал связи через преобразователь 18 поступают коды старших — — разрядов сопровождаемые служеби

Э

О, что послужит для 3 приемной части сигналом к приему последовательности кодов старших раэрядов.

При одновременном возникновении на всех трех выходах третьего дешифратора 9 логических "0" логический

"0" с выхода элемента ИЛИ 12 записывается в первую ячейку регистра 13 сдвига и на выходе элемента И 14 формируется логический "0". При этом на вход преобразователя 18 параллельного кода в последовательный через третий коммутатор 15 подается код стари ших

2 разрядов с выхода седьмого 50 регистра 17, соответствующий такту

"-Т", а с выхода сумматора 16 †.служебная посылка "i" что послужит для приемной части устройства сигналом окончания последовательности кодов старших разрядов.С выхода преобразователя 18 цифровой сигнал поступает на входную шину 19.

7 6

С выходной шины 20 цифровой сигнал поступа.ет на преобразователь 21 последовательного кода в параллельи ный с выходов которого — — разрядов

У

2 и подаются в третий регистр 22, а (- +

+1)-й разряд (служебная посылка) на вход второго дешифратора 28, в кои тарый поступают (— — -1) разрядов с

2 выхода преобразователя 21. Второй дешифратор 28 работает в соответствии с табл. 4 состояний, где "1" в столбце "Вход (--- -1) разрядов" означает

2 прием комбинации 111, логический

"0" — прием любой другой комбинации, а О/1 — состояние этого входа может быть любым, и

При приеме кода младших — — раз2 рядов сигналы выходов преобразователя 21 последовательного кода в параллельный записываются в ячейки и младших — — разрядов третьего ре2 гистра 22 (в ячейках старших разрядов сохраняется прежнее значение). В следующем такте осуществляется перезапись и-разрядного кода из третьего регистра 22 через второй коммутатор 27 в четвертый регистр 23.

Il

При приеме када старших †- раз2 рядов сигналы выходов преобразователя 21 записываются в ячейки старших разрядов третьего регистра 22. В этом же такте блок 24 установки кода сравнивает содержимое ячеек старших и разрядов третьего и четвертого регистров 22 и 23 и в зависимости от направления изменения цифрового сиги нала либо устанавливает младшие

2 разрядов третьего регистра 22 в сос— таяние 0000 или 1111, либо просто устанавливает их в состояние 1000 (0111) . В следующем такте осуществляется перезапись и-разрядного кода из третьего регистра 22 через второй коммутатор 27 в четвертый .регистр 23.

При приеме кода неравномерной шкалы сигналы с первого и второго выхои дов — — разрядов преобразователя 21

2 поступают на первый и второй входы

1309327 цифрового экспандера 26. На третий . вход экспандера 26 подается код r òàðших разрядов с первого выхода третьего регистра 22. На выходе цифрового экспандера 26 восстанавливается иразрядный код, который в следующем такте, т.е. после перезаписи информации из регистра 22 в регистр 23, через второй коммутатор 27 записывается в четвертый регистр 23. 10

Цифровой экспандер 26 может работать в соответствии с кодовой табл.5.

В экспандере 26 для отрицательного знака разности старших разрядов младшие разряды восстановленного кода инвертируются,а старшие формируются из входного кода старших разрядов не сложением, а вычитанием из него кода 0001 или 0010.

С выхода четвертого регистра 23 20 восстановленные и-разрядные двоичные кодовые группы поступают на ЦАП 25, с выхода которого аналоговый телевизиционный сигнал поступает на шину 33 выходного сигнала.

23

Четвертый дешифратор 30, триггер

31, третий блок 32 задержки обеспечивают обнаружение и прием последовательности кодов старших разрядов. На входы четвертого дешифратора 30 пос- ЗО и тупает (— — -1) разрядов с выхода

2 преобразователя 21, сигнал приема кода неравномерной шкалы с выхода второго дешифратора 28 через первый блок 29 задержки на тактовый интервал, служебная посылка. с третьего выхода преобразователя 21 последовательного кода в параллельный (третий вход). Четвертый дешифратор 30 рабо- 40 тает в соответствии с табл. 6 состояний.

При обнаружении начала последовательности кодов старших разрядов триггер 31 переводится в единичное состояние. Сигнал управления с выхода триггера 31 поступает на вход второго дешифратора 28, обеспечивая появление на его выходе сигнала приема д0 кода старших разрядов (С) ° Прием последовательности кодов старших разрядов прекращается. После возвращения .триггера 31 в нулевое положение по сигналу, поступающему с выхода четвертого дешифраора 30 на его вход через третий блок 32 задержки на тактовый интервал.В этом такте второй дешифратор 28 готов обеспечить, прием кода младших разрядов или неравномерной шкалы.

Появление логической "1" на выходе четвертого дешифратора 30 возможно только при начале последователь|Кости кодов старших разрядов.

Эта логическая "1" появляется при обнаружении нулевой посылки после приема кода неравномерной шкалы с перегрузкой, сопровождаемого единичной служебной посылкой.

Формула изобретения

Устройство цифровой передачи и приема телевизионного сигнала, содержащее на передающей стороне преобразователь параллельного кода в последовательный,первый синхрогенератор и последовательно соединенные аналогоцифровой преобразователь, вход кото-. рого объединен с входом первого синхрогенератора,первый регистр, второй регистр, анализатор кода, цифровой компрессор, первый дешифратор и первый коммутатор, второй, третий, четвертый, пятый, шестой и седьмой входы которого. соединены соответственно с первым выходом первого регистра, соединенного с вторым входом анализатора кода, с вторым выходом первого регистра, соединенного с вторым входом цифрового компрессора, с вторым выходом акализатора кода, соединенного с третьим входом цифрового компрессора, с вторым выходом цифрового компрессора, с вторым выходом первого дешифратора и с третьим выходом первого дешифратора, второй вход которого соединен с третьим выходом анализатора кода, четвертый выход которого соединен с четвертым входом цифрового компрессора, а на приемкойстороне второй синхрогенератор и последовательно соединенные .преобразователь последовательного кода в параллельный, третий регистр, второй коммутатор, четвертый регистр и цифроаналогoBbIH преобразователь, последовательно соединенные второй дешифратор,первый и второй входы которого соединены соответственно с первым ивторым выходами преобразователя последовательного кода в параллельный, и первый блок задержки, выход которого соединен с вторым входом второго коммутатора, цифрового экспандера,первый, второй и третий входы которого соединены соответственно

10

9 13093 с первым выходом третьего регистра, с первым и третьим выходами преобразователя последовательного кода в параллельный, и блок установки кода, первый, второй и третий входы которого соединены соответственно с первым выходом четвертого регистра и с вторым выходом второго дешифратора,соединенного с вторым входом третьего регистра, третий, четвертый и пятый 10 входы которого соединены соответственно с третьим выходом второго дешифратора,с выходом блока установки кода и с третьим выходом преобразователя последовательного кода в параллельный,а второй выход которого соединен с третьим входом второго коммутатора,при этом второй выход четвертого регистра соединен с вторым входом цифроаналогового преобразователя, 20 выход первого синхрогенератора соединен с управляющими входами аналогоцифрового преобразователя, первого и второго регистров и преобразователя Ъ параллельного кода в последовательный,а выход второго синхрогенератора, вход которого соединен с четвертым выходом преобразователя последовательного кода в параллельный,соединен с управляющими входами третьего и четвертого регистров, о т л ич а ю щ е е с я тем, что,с целью повышения точности передачи телевизионного сигнала, введены на передающей стороне последовательно соединенные 35 пятый регистр, первый вход которого соединен с первым выходом первого дешифратора, шестой регистр, третий дешифратор, элемент ИЛИ, регистр сдвига, элемент И и сумматор по модулю 40 два, выход которого соединен с первым входом преобразователя параллельного кода в последовательный,последовательно соединенные седьмой регистр, первый вход которого соединен с вы- 45 ходом первого коммутатора, и третий коммутатор, выход которого соединен с вторым входом преобразователя параллельного кода в последовательный, а второй и третий входы соединены соответственно с выходом второго регистра и с выходом элемента И,второй и третий входы которого соединены соответственно с вторым и третьим выходами регистра сдвига, а на приемной стороне — последовательно соединенные четвертый дешифратор, первый, второй и третий входы которого соединены соответственно с вторым и первым выходами преобразователя последовательного кода в параллельный и с выходом первого блока задержки, третий блок задержки и триггер, второй вход которого соединен с выходом четвертого дешифратора, а выход соединен с. третьим входом второго дешифратора, при этом второй, третий и четвертый входы пятого регистра соединены соответственно с третьим и вторым выходами первого дешифратора и с первым выходом цифрового компрессора, второй, третий и четвертый выходы пятого регистра соединены соответственно с вторым, третьим и четвертыми входами пятого регистра, объединенными соответственно с вторым, третьим и четвертым входами третьего дешифратора, пятый, шестой, седьмой, восьмой, девятый, десятый, одиннадцатый и двенадцатый входы которого соединены соответственно с первым выходом пятого регистра,с вторым, третьим и четвер" тым выходами шестого регистра,с выходом цифрового компрессора, с вторым, первым и третьим выходами первого дешифратора, второй и третий выходы третьего дешифратора соединены соответственно с вторым и третьим входами элемента ИЛИ, второй вход седьмого регистра соединен с четвертым выходом первого дешифратора, а второй выход соединен с вторым входом сумматора по модулю два, а выход первог6 синхрогенератора соединен с управляющими входами пятого, шестого и седьмого регистров и регистра сдвига.

1309327

Выходы

Входы

Знак разности ко

000

0000

0. 0001

001

0010

0011

010

0100

0101

011

0110

0111

100

1000

1001

1010

1011

101

1100

1101

1110

1111

110

0000

0001

0010

0011

0100

0101

0110

0111

1000

1001 дов старших разрядов

Модуль разности кодов старших разрядов

Квант Два

4-ro квантаразря- 4-го да разряда

Код младших разрядов

Таблица 1

Код нерав- Перегрузномерной ка цифрошкалы ного ком прессора

1309327

Та блица 3

Выходы

Входы

Режим С Перегрузка цифрового компрессора

Режим Н

Режим М

3 3 3 4 4 4

О О О 0

1/О 1/О 1/Î 1/О 1/О 1/О 0 О О

О 1/О 1/О 1 1/О 1/О О О О 1

0 О 1/О О 1 1/О 1 О О

О 0 1 0

О 1 0 О 1

О О О О 0

1/О О 1

1/О О 0

Та блица 4

ВыхОды

Режим Н (такт

ff-Tfl) Режим М Режим Н (такт (такт

"О") "О") Управление

Служебная поРежим М (такт

"-Т") СлужебРежим С (такт

"0") ная поот сылка (такт

"-Т") сылка (такт

"О") триггера 31

О/1

0/1

О/1

О/1

0/1 О

1 1

1 1

О/1 1 1

0/1 О/1 0/1

О/1

О/1

1 1 2 2 2

О О О 1 О 1

О О О О 1 О

1/0 i/0 0 1/0 1/0 О

Вход и (-.. -1)

2 разрядов (такт

"-Т") О 1 О

1 О 1

О 1 О

О О 1

О О 1 О 0

1 О О 1 0

О 1 1 0 1

Выход

Входы

Код не-. равномерной шкалы

Код

Знаковый старших разряд разрядов

001

010

011

100

101

10000001

110

1 0000101

10000101

Входы

Выходы

Вход (- -1) и

Служебная посылка (такт "0") Служебная посылка (такт "-Т") Режим

Н (такт -Т") разрядов (такт

"-Т") О/1

0/1 О/1

0/1 О/1

0/1 О/1

1309327 I8

Таблица 5

Восстановленный код

000 0110 01110000

01111001

01111101

Таблица 6

1309327

1309327

Пере 2рузка(агран фА А ю

ФГМ (h

Редактор Л. Гратилло

Заказ 1805/56 Тираж б39 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5.Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 и ю ж

Составитель Э. Борисов

Техред И.Ходанич Корректор А. Тяско