Инверторная схема с минимальной асимметрией

 

Изобретение относится к импульсной технике, и может быть использовано при построении различных цифро-. вых ИС с.- парафазными выходами. Цель изобретения - уменьшение задержки между ВЫХОДНЫМИ сигналами - достигается путем введения обратной связи между выходными каскадами. Устройство содержит транзисторы 6,7,8,10, 12; 14,16, резисторы 9,11,13,15,17,18. Для достижения поставленной цели в устройство введены диод 19, диоды Шоттки 20,21,22, транзисторы 23, 24,25,26,27, резисторы 28,29,30. 1 ил. i (Л /-0 С5 о

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) А1 (51)4 Н 3 К 1 20

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3950565/24-21 (22) 30.08.85 (46) 15.05.87. Бюл. )1 18 (72) Н.Г.Мелентьев, А.M.Козляковский и Н.П.Гаращенко (53) 621.374 (088.8) (56) Зарубежная электроника. М., 1984, В б, с. 72 — 85.

Патент С1ПА У 3962589, кл. Н 03 К 19/40, 1976. (54) ИНВЕРТОРНАЯ СХЕМА С МИНИМАЛЬНОЙ

АСИММЕТРИЕЙ (57) Изобретение относится к )в(пульсной технике, и может быть использовано при построении различных цифро-. вых ИС с. парафазными выходами. 1(ель изобретения — уменьшение задержки между выходными сигналами — достигается путем введения обратной связи между выходными каскадами. Устройство содержит транзисторы 6,7,8,10, 12,. 14,16, резисторы 9,11,13,15,17,18.

Для достижения поставленной цели в устройство введены диод 19, диоды

Шоттки 20,21,22, транзисторы 23, 24,25,26,27, резисторы 28,29,30.

1 ил.

131! 0

35 изобретения

Формула

ВНИИПИ Заказ 1902/55 Тираж

902 Подписное

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4 лекторных цепях этих транзисторов появляются токи, определяемые резисторами 11,13 и открывается транзистор

8. Таким образом, на коллекторе тран.Л. зистора 8 формируется низкий уровень напряжения. Однако на шине 2 сохраняется высокий уровень напряжения до момента, пока не откроется транзистор 25, т.е. пока не закроется транзистор 26, и потенциал на его коллек-10 торе не возрастет и станет достаточным для протекания тока через диод

22 в базу транзистора 25. Транзистор

16 выключается через резистор 17, а открытые транзисторы 14 и 27 образуют !5 на шине 3 высокий уровень напряжения.

Низкий уровень напряжения на коллек.торе транзистора 8 передается через открытый транзистор 25 на шину 2.

Таким образом, введение обратной 20 связи между первым и вторым инверторами приводит к тому, что низкий уровень напряжения на шине 2 не может сформироваться раньше, чем на шине 3 начнет формироваться высокий уровень 25 напряжения. Следовательно, устраняется задержка между сигналом на шине 3 и сигналом на шине 2. Антизвонный диод 20 в схеме предназначен для ограничения величины отрицательных 30 помех на входе схемы. Рассасывающий диод 21 и резистор 28 образуют цепь выключения транзисторов 6 и 7, резистор 9 выключает транзистор 8 °

Инверторная схема с минимальной асимметрией, содержащая входную шину, инверсную выходную шину, прямую 40 выходную шину, шину питания, общую шину, первый и второй транзисторы, базы которых соединены вместе, а эмиттеры соединены с базой третьего транзистора и через первый резистор 45 с общей шиной и эмиттером третьего транзистора, коллектор первого транзистора соединен с базой четвертого транзистора и через второй резистор— с шиной питания, коллектор второго транзистора соединен с базой пятого транзистора и через третий резисторс шиной питания и коллектором пятого!

6 4 транзистора, коллектор четвертого транзистора соединен с базой шестого гранзистора и через четвертый резистор — с шиной питания и с коллектором шестого транзистора, эмиттер нетвертого транзистора соединен с базой седьмого транзистора, коллектор которого соединен с прямой выходной шиной и через пятый резистор — с общей шиной и эмиттером седьмого транзистора, первый вывод шестого резистора соединен с шиной питания, отличающаяся тем, что, с целью уменьшения асимметрии выходных сигналов, в него введены диод, первый, второй и третий диоды Шоттки восьмой, девятый, десятый, одиннадцатый и двенадцатый транзисторы, седьмой>восьмой и девятый резисторы, катоды диода, первого и второго дио" дов Шоттки соединены с входной шиной, анод первого диода Шоттки соединен с общей шиной, анод второго диода Шоттки соединен с эмиттером восьмого транзистора, базой первого транзистора и через седьмой резистор с общей шиной, анод диода соединен с базой восьмого транзистора и вторым выводом шестого резистора, коллектор восьмого транзистора через восьмой резистор соединен с шиной питания, эмиттер пятого транзистора соединен с-базой девятого транзистора, эмиттер которого соединен с коллектором: десятого транзистора и с инверсной выходной шиной, а коллектор — с m ной питания, эмиттер десятого транзистора соединен с коллектором третьего транзистора, а база — с катодом третьего диода !оттки, анод которого соединен с коллектором одиннадцатого транзистора и через девятый резистор с шиной питания, базы и эмиттеры одиннадцатого и четвертого транзисторов соединены попарно, эмиттер и коллектор шестого транзистора соединен .соответственно с базой и коллектором двенадцатого транзистора, эмиттер, которого соединен с прямой выходной шиной, первый, второй, третий, четвертый, пятый, шестой, седьмой, восьмой, десятый и одиннадцатый транзисторы имеют переходы Шоттки.