Устройство для обмена информацией в мультипроцессорной вычислительной системе
Изобретение относится к вычислительной технике и может быть использовано при построении высокопроизводительных вычислительных систем для организации процедур обработки и обмена инфор.мацией между отдельными ЭВМ. Ц,ель изобретения - расширение функциональны.х возможностей устройства за счет организации конвейерного и циркулярного обмена информацией вида «Один-всем. Устройство содержит блоки приема иифор.мации 1, коммутации 2, буферной памяти 3, анализа 4, выбора направления обмена 5. Запросы на обработку информации через блок 1 поступают в блок 3, где анализируются два CTapHjnx разряда запроса . Но данным анализа старнн1х разрядов блок 2 настраивается на конкретную работу, обеспечивая тем самым подготовку блока 5 на выдачу информации, запрещение приема запросов блоком 1 и передачу запроса в блок 4. Блок 5 обеспечивает передачу информации из б. юка 4 в нанрав.мении. 8 ил. о S СО «i N5 СП СО -vl
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (19) (11) (50 4 G 06 1. 15 !6
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н АВТОРСКОМY СВИДЕТЕЛЬСТВУ отдельными =)ВМ. Цель изобретения — расгцирение функциональных возможност ll ус гроЙст13а за счеT организацн3! конвсие1)но(о и циркулярного обмена информацией вида
«Один — всем». Устройство содержит блоки приема информации ), коммута1ьни 2, буферной памяти 3, анализа 4, выбора направления обмена 5. Запросы на обработку информации через блок 1 поступа1от 13 блок 3, где анализируются два старших разряда запроса. По данным анализа стар1пих разрядон блок 2 настраивается íà конкретнук3 работу, обеспечивая тем самым подготовку блока 5 на выдачу информации. запрегценнс приема запросов блоком 1 и передачу з11проса и блок 4. Блок 5 обеспечигает передачу информации из о,1оки 4 в 1гужном направлении.
8 ил.
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3992125/24-24 (22) 17. 12.85 (46) 23,05,87. Бюл. № 9 (72) В. А. Мельников и А. П. Лола (53) 681.325 (088.8) (56) Авторское свидетельство СССР № 1!79364, кл. С3 06 F 15/16. 1984.
Авторское свидетельство СССР № 048994, кл. G 06 F 13/00, 1982. (54) УСТРОЙСТВО ДЛЯ ОБМЕНА ИНФОРМАЦИЕЙ В МУЛЬТИПРОЦЕССОРНОЙ ВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЕ (57) Изобретение относится к вычислительной технике и может быть использовано при построении высокопроизводительных вычислительных систем для организации процедур обработки и обмена информацией между
7i
7.7
7.г
79
7.5
7.б
7.7
78
1312597 юрсгенис относится к вычислительной х:ожет быть использовано при по"ысокоп роизводител ьных и»числиг. л >... .: г;;1,д ля организации процедур ,>бр,>б»:.>:, и обмена информацией между от дел >, > > ь1 >i i i .-. 1 > М .
Цель изобретения -- расширение функциональных возможностей вычислительных систем за счет организации конвейерного и циркулярного обмена информацией.
На фиг, 1 представлена структурная схема устройства для обмена информацией в мульти»роцессорной вычислительной системе; на фиг. 2 — — функциональная схема блока приема информации; на фиг. 3 функциональная схема блока буферной памяти; на фиг. 5 -- функциональная схема б.;»>ка анализа; на фиг. 6 - - функциональная схема блока выбора направления обмена; на фиг. 7 — — функциональная схема блока коммутации; на фиг. 8 — форматы слов обмсна информации; на фиг. 9 --- пример организации взаимодействия устройства с аналогичными устройствами в мультипроцессорной вычислительной системе.
Устройство для обмена информацией в мультипроцессорной вычислительной системе (фиг. 1) содержит блок 1 приема информации, блок 2 коммутации, блок 3 буферной памяти, блок 4 анализа, блок 5 выбора направления обмена, информационные входы 6.! -6.9 устройства, информационные выходы 7. 7.9 устройства.
Блок 1 приема информации (фиг. 2) содержит коммутатор 8, регистр 9, демультиплсксор О, триггер 11, второй 12, четвертый 3, первый 4 и третий 15 одновибраторы, элемент И 16, второй элемент ИЛИ 17, первый элем< нт И,>! И 18, третий 19, первый 20 н вп>рой 21 элеме>г>ы задержки.
Блок 3 буферной памяти (фиг. 3 и 4) содержит блок регистров 21.1 — -22.п, первый блок элементов И 23.1---23.п, первый блок элементов ИЛИ 24.1 — 24.п, блок одновибраторов 25.1- 25.п, второй блок элементов
ИЛИ 26.1 -- 26.п, группу блоков элементов
ИЛИ 27.! — 27.п, первук> группу блоков элементов И 28.1 -28.п, вторую группу блоков элементов И 29.1 — 29.n — 1, второй блок элементов И 30, блок коммуTBtopoF 31.1—
3! и --1, первый блок элементов 32.1—
32.п- -1 задержки, второй блок элементов
33.! -33.п--2 задержки, элемент 34 задерж> и, григгер 35, первый 36, второй 37, третий
38 н четвертый 39 элементы И, коммутатор 40
iii рвый 41 и второй 42 элементы ИЛИ.
Блок 4 анализа (фиг. 5) содержит входюй регистр 43, генератор 44 констант, первый 45 и второй 46 сумматоры, первый 47 и второй 48 элементы ИЛИ, первый 49 и втор<;, 550 элементы И, одновибратор 51.
Блок 5 выбора направления обмена, фяг. 6) содержит девять элементов И 52.1-—
>",З, группу из девяти блоков элементов
>О
И 53.1 — 53.9, группу из девяти блоков магистральных элементов 54.1--54.9.
Блок 2 коммутации (фиг. 7) содержит регистр, состоящий из девяти триггеров
55.1 — 55.9, блок из девяти элементов HE
56.1 — 56.9, блок из девяти элементов И
57.1 — 57.9, коммутатор 58, первый 59 и второй 60 элементы И, первый 61 и второй 62 элементы ИЛИ, первый 63 и второй 64 одновибраторы, первый 65 и второй 66 элементы задержки, блок из девяти элементов ИЛИ
67.1 — 67.9.
Блок 1 приема информации предназначен дляяппиема информации с любого из (i=
= 1, 9) направлений, хранения принятой информации и выдачи ее в блок 3 буферной памяти. Блок 2 коммутации обеспечивает управление работой всего устройства обмена информацией. Блок 3 буферной памяти предназначен для приема поступаюгцей информации, распределения ее в зависимости от приоритета, хранения и выдачи на обработку, Блок 4 анализа предназначен для приема информации из буферной памяти, обработки ее и выдачи на блок выбора направления обмена. Блок 5 выбора направления обмена осуществляет определение направления передачи информации в зависимости от кода, >юступившего с блока анализа, и выдачу информации потребителям.
Блок 1 приема информации содержит коммутатор 8, обеспечивающий принятие информации из (i= 1, 9) направлений, регистр 9, используемый для временного хранения принятой информации, демультиплексор 10, служащий для определения направления передачи информации в буферную память в зависимости от кода на его входах. триггер 11 с одновибраторами 12 и 13 и элементом 19 задержки, используемыс для выработки сигналов управления сдвига информации влево, хранящейся в буферной памяти.
Блок 2 коммутации содержит регистр, состоящий из девяти триггеров 55.1 — 55.9. обеспечивающий разрешение выдачи информации по каналу связи, запрет на принятие информации и выполнение цирку лярного режима организации обмена вида «Один— всем», набор одновибраторов 63 и 64, элементов 65 и 66 задержки, элементов И 60, ИЛИ 62, управпяющих работой всего устройства.
Блок 3 буферной памяти содержит блок регистров 22.1 — 22.п, используемых для хранения информации, набор элементов
33.1 — 33.n — 2, 32.1.32.n — 1 задержки, коммутаторов 31.! — Зl.n- — 1, используемых для организации сдвига информации влево или вправо.
Блок 4 анализа содержит входной регистр 43, обеспечивающий прием и хранение информации, генератор 44 констант, формирующий адрес устройства обмена, и сумматоры 45 и 46, используемые для выполнения
1312597 операций с адресами, поступаюшими из генератора 44 констант и регистра 43.
Блок 5 выбора направления обмена содержит дешифратор, состоящий из девяти элементов И 52.1 — 52.9, обеспечивающи х определение направления обмена, девяти блоков элементов И 53.1 — 53.9, разрегцающих выдачу информации, и группу из девяти магистральных элементов 54.1 — 54.9, имеющих три состояния по выходу и обеспечивающих передачу информации в каналы связи.
Устройство работает следующим образом.
Рассмотрим работу устройства для обмена информацией в мультипроцессорной вычислительной системе. Работа устройства возможна в основном режиме функционирования, циркулярном режиме — режиме организации обмена «Олин — всем», режиме организации конвейера и режиме организации «конца» конвейера.
При работе устройства в основном режиме в исходном состоянии регистр 55 (фиг. 7), состоящий из набора RS-триггеров находится в нулевом состоянии, что обеспечивает прием информации с любого из (i=1, 9) направлений (фиг. 9). Инверсные выходы регистра 55 разрешают прохождение информации через коммутатор 8 блока 1 приема информации (фиг. 2). Блок 3 буферной памяти находится в нулевом состоянии.
В блоке 4 анализа регистр 43 находится в нулевом состоянии, генератор 44 констант формирует адрес устройства в дополнительном коде и представляет устройство памяти, например регистр с записанным в него заранее кодом устройства. Этот код определяет местоположение устройства для обмена в общей мультипроцессорной системе (в общем случае этот код определяет «имя» устройства). Магистральные элементы 54 блока
5 выбора направления обмена (фиг. 6) находятся в высокоимпедансном состоянии.
Запрос (формат слова которого представлен на фиг. 8а), поступивший с одного из девяти направлений, записывается в регистр 9 блока !приема информации (фиг. 2).
Через опрелеленный промежуток времени, обусловленный скоростью распространения сигнала в элементе 21 задержки, запрос поступает на вход демультиплексора 10.
Кодовая комбинация, посту паюгцая на адресный вход демультиплексора 10 (фиг. 2), обеспечивает запись первого запроса в регистр 22.1 блока регистров 22.1 — 22.п блока 3 буферной памяти. При этом на выходе элемента И 23.1 появляется уровень логического нуля. Этот сигнал изменяет коловую комбинацию, поступающую на адресный вход демультиплексора 10, и обеспечивает тем самым запись очередного запроса в следующий регистр 22.2 блока 3 буферной памяти. Одновременно с этим уровень логического нуля с выхода элемента И 23.1 поступает на вход одновибратора 63 блока 2
55 коммутации (фиг. 7). На вых< e олновибратора 63 формируется импульс, поступаюгций на вход элемента И 30 блока буферной памяти, чем обеспечивается прохождение поступившего запроса с выхода регистра 22.1 на информационный вход регистра 43 блока 4 анализа (фиг. 5). В сумматорах 45 и 46 происходит сложение дополнительного кола адреса устройства, формируемого генератором 44 констант, с адресной частью поступившего запроса.
В результате сложения на выходах группы элементов И 52.1 — 52.9 блока 5 выбора направлений обмена (фиг. 6) появляется кодовая комбинация, позволяющая открыть один из элементов И группы. На выходе соответствующего элемента И группы элементов И 52.1 — 52.9 появляется сигнал логической единицы, этот сигнал подготавливает открытие одного из элементов И группы элементов И 53 и переводит олин из разрядов (триггеров) регистра 55 блока 2 коммутации в единичное состояние (при отсутствии приема информации по этому направлению).
Сигнал логического нуля с инверсного выхода триггера, воздействуя на один из входов коммутатора 8 блока 1 приема информации, запрегцает прием запросов по этому направлению на время выдачи информации.
Сигнал логической единицы с прямого выхода соответствуюгцего триггера регистра 55 открывает один из магистральных элементов 54 блока 5 выбора направления обмена, подготавливая тем самым устройство к выдаче информации. Этот же сигнал через элемент ИЛИ 61 блока 2 коммутации воздействует на вход олновибратора 64. На выходе олновибратора 64 (фиг. 7) формируется импульс разрешения выдачи по всем направлениям. Олин из элементов И 53 группы (фиг. 6) блока 5 выбора направления обмена открывается, и запрос из регистра 43 блока 4 поступает на соответствующую шину.
После выдачи информации происходит обнуление соответствующего триггера регистра 55 блока 2 коммутации, что обеспечивает перевод устройства из режима выдачи информации на прием информации по данному направлению. Регистр 43 блока анализа 4 обнуляется, и происходит слви информации содержимого блока регистров
22.1--22.п блока 3 буферной памяти впрашх
Если имеются необслуженные запросы, то устройство обеспечивает их обработку. Запрос через группу элементов И 30 блока 3 буферной памяти заносится в регистр 43 блока 4 анализа, и в дальнейшем процесс обработки информации повторяется аналогично описанному. В противном случае устройство переходит в режим ожидания и приемаа запросов.
Работа устройства при организации обмена вила «Олин — всем».
1312597
В этот режим устройство переход)!т при записи в регистр 22.1 блока 3 буферной па::яти запроса, формат которого приведен на фиг. 8б. На выходе элемента И 38 блока буферной памяти появляется уровеш» логической единицы, который воздействует на входы элементов HJIH 67 группы и коммутатора 58 блока 2 коммутации. Триггеры
55.1 — 55.9 переходят в единичное состояние (при отсутствии приема запросов устройством), обеспечивая тем самым подготовку блока 5 выбора направлений обмена на выда ló информации и запрещение приема информац(!и блоком 1 приема информации (фиг. 1) . 113 выходе элемента И 59 блока 2 коммутации (фиг. 7) появляется уровень логической единицы, который формирует ня выходе одновибратора 64 импульс. В даль нсйшем работа устройства аналогична работе в Основном режиме.
F сж>1м Организации конвейера хяряктери-20 зуется наивысшим приоритетом. Формат запроса на работу устройства в этом режиме про.,сстявлен на фиг. Яв. Для продолжения работы устройства информация, хранимая
B <>fIОке 3 ()) (pCр ИОЙ 113 ViHTH C3,BH 3CTCH влево, Ооес!!е «<в(!» тем самым запись запроса в регистр 22.1. Стярц!ий разряд регистра 9 блока 1 !!риемя информации (фиг. 2) а»а.>!>зиру, г вx(> iiiые запросы для организации
КО»ВCã!",РB. IP Ii ПОЛ>f !ЕНИИ СООТВ(ТСТВ$10ЩСГО зяп;><>с ". -! риггер l l переходит в единичное
С(>СТ<:>1 !1110, 3>> П РЕIII 3 H П РОХО>КДС HH(. IIOCTVIIHB1LI С0 з31lpОCii !iÿ вXO ;((.M".;IbTHII,IСKCОра 10 и Открывая олоки элементов И 29.1—
29.п--! блока 3 буферной памяти для организации сдвига информации влево.
Им!>ульс, сформированный одновибратором 13 блока 1 приема информации (фиг. 2) синхронизирует запись информации в блок регистрс>в 22.1 22.п блока 3 буферной памяти. При эгом 13 регистре 22.1 записана нулевая информация. Зто обеспечивает формирование соответствующего кода на адресBoih Bxo,i(.,(ex! x, II>TH(I, Ici
Импуль<. с выxîäà одновибрятора 13 блока 1 нрие 13 информации I(. рсз элемент 19 затержки Ilcp<. водит триггер 11 в нулевое со< то)!Иис. Единичный сигнал с инверсного выходя гри! еря 11 разрешает прохождение
B3Iipoc3 на дему.>ьтиплексор 10 с последую I< :и его передачей для 33IIHcH в регистр 22.1 б, 1 О к () 3 О у ф (. p H 0 H 11 а М я Т И .
Последуюн!ис за:!росы аносятся в блок 3 буферной памяти в cooTBBTcTByiOmHe регист>Bi блока 22.2- --22.п рс гистрОВ (за исклю:;c1ill(заявок i IH орга!!изяции конвейера). .,ля ..яrli)ок щ> организации конвейера ор:;11!<С.>в>..... 1< я - IBHI !)лево (за исключени- 55 см заявки, 1!>ходя)цсй!ся в регистре 22.1) .
I ><)ст >пи в<пан заявк(! заносится В регистр
2, !.2. Д;-)лее работа устройства аналогична работе в основном режиме, отличие состоит в том, что сигнал, вырабатываемый блоком 2 коммутации для сдвига информации вправо в блоке 3 буферной памяти, действует в том случае, если заявки для организации конвейера будут хотя бы в регистрах 22.2 и 22.1.
Если данное условие не выполнено, т. е, заявка на организацию конвейера наход,ится только в регистре 22.1 блока 3 буферной памяти, то устройство переходит в режим ожидания до прихода заявки на окончание конвейера.
Работа устройства в режиме организации
«конца» конвейера.
Перед организацией данного режима работы устройство находится в режиме ожидания. Триггер 35 блока 3 буферной памяти находится в единичном состоянии. Единичный уровень сигнала с прямого выхода этого триггера не может осуществить сдвиг информации вправо, так как на втором входе элемента И 36 блока 3 буферной памяти уровень логического нуля. При поступлении заявки на окончание конвейера (формат запроса, фиг. Яг) данная заявка заносится в регистр 22.2 блока 3 буферной памяти.
Сигнал логической единицы разряда регистра 22.2 через коммутатор 40 и элемент ИЛИ
41 поступает на вход элемента И 36 блока 3 оуферной памяти. На выходе элемента И 36 появляется сигнал логическоЙ единицы, который обеспечивает сдвиг информации в блоке регистров 22.1 22.п вправо. Заявка на окончание режима конвейера заносится в регистр 22.1. Происходит ее обработка аналогично функционированию устройства в основном режиме.
I1o окончании обработки происходит сдвиг информации вправо, так как Н3 выходе элемента И 36 сигнал логической единицы разрешает прохождение сигнала сдвига с единичного выхода триггера 35 через элемент И 36, и устройство переходит в основной режим функционирования. Далее работа устройства проходит аналогично описанному.
Таким образом, работа устройства дл я обмена информацией возможна в режимах не только передачи (обмена) информации, но и организации обмена вида «Один — всем» (циркулярныи режим), а также организации конвейера обмена.
Форл(ула изобретения
Устройство для обмена информацией в мультипроцессорной вычислительной системе, содержащее блок коммутации, блок анализа, блок выбора направления обмена, причем информационные входы блока коммутации подключены к соответствующим информационным входам устройства, а выход сброса соединен с входом сброса блока анализа, отличаюи!ееся тем, что, с целью расши1312597 рения функциональных возможностей вычислительных систем за счет организации конвейерного и циркулярного обмена информацией, в него введены блок приема информации и блок буферной памяти, причем информационные входы устройства подключены к соответствующим информационным входам блока приема информации, адресные входы и входы разрешения записи которого подключены к одноименным выходам блока буферной памяти и блока коммутации соответственно, информационные выходы блока приема информации соединены с соответствующими информационными входами блока буферной памяти, выходы разрешения считывания, синхронизации записи и разрешения сдвига влево блока приема информации подключены к одноименным входам блока буферной памяти, входы признака режима «Один — -всем» и запроса считывания блока коммутации подключены к одноименным выходам блока буферной памяти, адресные коды блокируемого направления обмена блока коммутации подключены к одноименным выходам блока выбора направления обмена, выход разрешения обмена и выход выбора направления обмена блока коммутации соединены с одноименными входами блока выбора напраь.!ения обмена, выход сброса и выход разрешения считывания блока коммутации соединены с одноименными входами блока буферной памяти, информационный выход которого соединен с информационным входом блока анализа, а информационный выход блока анализа подключен к информационному входу блока выбора направления обмена, адресные выходы блока анализа соединеш>! с адресными входами блока выбора направления обмена, информационные выходы которого соединены с информационными выходами устройс!.13я, блок приема информации содержHT коммутатор, регистр, демультиплексор, триггер, четыре одновибратора, элемент И, дви элемента
ИЛИ, три элемента задержки, причтxi информационные входы блока приема информации подключены к соответству!ощим информационным входам коммутатора, и Входы разрешения записи блока приема HH(!)ормации — к соответствующим управляющим входам коммутатора, адресные входы блока приема информации соединены с соответствующими адресными входами демультиплексора, информационные выходы которого соединены с информационными выходами блока приема информации, информационные выходы коммутатора соединены с соответствующими информационными входами регистра и входами первого элемента ИЛИ, выход которого соединен с входом первого одновибратора, выход которого соединен с синхронизирующим входом регистра, информационные выходы регистра соединены с соответствующими информационными входами демультиплексора, и входами второго элетора соединен с !3! !хо Loxi ризре пения «ь|)ячи
55 по всем напр(1!3.!с! иях бл )кя коммутиции и через пср«ый элсх) I! T зидсржки с B1орыx1
ВХОдОхl i3Topot элoXI(!iTB ИЛИ, C Bl>IXO;LOXI сброса блока коммутации и с входом сброся
50 мента И,1И, «hixo;L которого с 0(,,H!io!! црс;!
«тороп элемсит зидсржк!1 с «Горь)м «xoдом элемента И, !31!хс),1 р;!зр!1 рl :и !иh сдвиl
Влево блока ирис" Iи информации, и с входом четвертого отновибритори Bhlxo;3, которого подключен к Выходу синхронизации записи блока приема информации и чсрс3 третий элемент за Lep)hh« к Входх сброся триггера, инверсный выход триггера сос LHнсн с вhlходом разрешения запроса считывания, блоки приема информации и с первым !3ходо!)! элсмента И. Выход которого Hol,hTIIO÷ål3 к входу третьего одновибраторя, выход которого соединен с синхронизируюп)им входом;1сму IhTHH,lohñopà и чсрсз первый элсмснт задержки с входом сс)роса рег«cI р;3, и блок коммутации содержит регистр, . ру п.ll>l э.ц— ментов И, г)(, ИЛИ, коммуT< !(р дi!<1 э.!(— мента И, двя элсмснт<я ИЛИ,;;«<1 э,!смс!ITB
ЗаДСРж К!3 H )
Входя)1 и ooTÁ(T(:т!3> IOIILHx э, 1())1(. !! 1.0« И ! PX H ï hi, В ) 0;сь1 О, 10ки РОВВ 1! и Я il и !! Ри !3, 1сl1и Я оомсия ия Время с I!ITûâ«!IH53 блоки ко)!)!х танин соедин Hhi с !I(>pâ l)IH в,о L;l)IH соогвстст«уK)IH.Нх элс")с и г(п3 ИЛ И гр HH«i, Bxo,1, и риац« кя рсж и xi я (<О, (и 1 В с >1 ) t),;Ока ко)1МX Т<3 1, И)! HO;Lh1 IОЧ !I К «TO!i hl )1 13ХО (1)! КО)1) ° !), Tc3TopB и h 13Topl>l х! в О;1!3 х! э, ) с )! с птОВ 11, 11 ! Р)) H«bl, БЫХОДЬ! BOTOO«iX СО(,l «1!t.)I!))I O HÑPi>hlМИ I3XO L I (. 1 II) lo«lil X ).".СXI(11 ГО« И
I tt)) II« l l, 131 IX0.1ы эг)с ".)I(!!ТОВ И Гр) I! i! 1>I Iii) сК,)ЮЧЕIIЬ) К ВХО.!>! )! ) <. Г Hl è х Ра«P51;L013 Pt i li(1 Ри, H P51 )1!>1с i!hi x(i lh! коТОРОГО СОС;LHH(H!>1 С с ООТВ(.ТС ГII) IOIILH X! H 131)1XO,LB XIH PB3PBHl(. 13H5i ВЫ;1;1 ЧИ (),!ОК;! КОМ М) Т<1 ЦИИ С СООТВ()Tt TI3VIO HLH)1 H BXO li! X! H: Ic )) IIO;.0 элемента И и с соотвстсгвук)!цими вxo,i«). I первого элс мсити И.IИ, ВКО;1 зи!!роси с)ип 1вяния блока коммутиции HO;LhTIIO i1BPBOÃO О.LIIOBI!()Pc!TOP<3 13h! X(, 1 КОГО;)ОГО (..С)еди!!ен с первым Входом Bropo!.с) эл«)I(IIтя ИЛ И, BblXOLL КОТОПОГО !()Г)(.") ВТОрой 3,:(X . I IT ЗадЕржКИ ПОдКЛ!ОЧСП К BhlXO;LX рИ«рс!i: Hl,):, СЧИТЫВанн51 О,IОК<3 КО)1М ) Та!LI111, ИIII!OР(. ill>lt выходы регистра подключены к сос)т«ст< тBVIOl3LИ М ВЫХОДЯ.")! РЯЗ1)(. )ПС И И Я 3<3 H H(. И ()«OI(c! коммутации. выход пер«ого элемента 5! подключен к первым 13xoilим коммутатора, вы;о;1 которого сосди« H с псрвым Входом ьторого элемента И, Bhlxo;L псрвого элсмситя ИЛИ соединен с вторhlм Входом в I Opoã0 элсмс г<3 И, выход которого 110ëhTIIO I(. H к входу второго одновибратори, выхо L второго 0 3«овибри1312597 6.Z фиг. 2 регистра, а бпок анализа содержит входной регистр, генератор констант, первый и второй сумматг>рь«, два элемента И, два элемента ИЛИ и одновибратор, причем в блоке а««ализа информационный вход блока анализа соединен с информационным входом входного регистра и через первый элемент ИЛИ с входом одновибратора, выход которого подключен к синхронизирую«цему входу входного регистра, вход сброса блока анализа соединен с входом сброса входного регистра, выходы первой группы разрядов которого соединены с входами первого слагаемого первого и второго сумматоров, с соответству«о цими информационными выходами блока анализа и через второй элемент ИЛИ с пятым адресным выходом блока анализа, выходы второй группы разрядов входного регистра соединены с соответствуюшими информационными выходами блока анализа ««через второй элемент ИЛИ с пятым адресным выходом блока анализа, выход генератора констант соединен с входами второго слагаемого первого и второго сумматоров, прямой выход первого сумматора соединен с первым адресным выходом блока анализа, и«>версные выходы первого сумматора подкл«очены к входам первого элемента И, выход которого соединен с вторым адресным выходом блока анализа, прямой выход второго сумматора соединен с третьим адресным выходом блока анализа, инверсные выходы второго сумматора подключены к входам второго элемента И, выход которого соединен с четвертым адресным выходом блока анализа, а блок выбора направления обмена содержит дешифратор, группу элементов И, группу магистральных элементов, причем информационные входы блока выбора направления обмена подключены к первым входам элементов И группы, вход разрешения обмена блока выбора направления обмена соединен с вторыми входами элементов И группы, адресные входы блока выбора направления обмена соединены с 15 соответствующими входами дешифратора, выходы которого подключены к третьим входам соответствующих элементов И группы и к соответствующим выходам блокирования направления обмена для приема блока выбора направления обмена, информационные выходы элементов И группы подключены к информационным входам магистральных элементов группы, разрешаюшие вход«>«которых соединены с соответствуюгцими входами выбора направления обмена блока выбора направления обмена, выходы магистральных элементов группы соединены с соответствующими йнформационными выходами блока выбора направления обмена. 1312597 Фиг и 1312597 Фиг. р ясрес икк я ес мкк яд ес мкк з 1 Ad Рс мОяля яю ес мкк Фиг 8 Фиг. 9 Фиг. 7 Составитель В. Сычев Редактор В, Петрагп Техред И. Верес Корректор Л. Патай Заказ 1845/49 Тираж 673 Подписное ВНИИПИ Государственного комитета CCCP по делам изобретений и открытий 113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул Проектная, 4
