Система автоматического управления

 

Изобретение относится к области систем регулирования и управления и может быть использовано в системах программного управления станков и испытательных установок. Целью изобретения является повьшение точности компенсации периодических составляющих ошибки при циклическом изменении задания. Система автоматического управления содержит блок 1 циклического задания, первый сумматор 2, измеритель 3 рассогласования, блок 4 управления, объект 5, измерительное устройство 6, второй сумматор 7, первый регистр 8, запоминающее устройство 9, блок 10 деления, второй регистр 11, задающий генератор 12, элемент 13 задержки, входы Подготовка 14 и Пуск 15. Цель изобретения достигается за счет связи выхода измерителя 3 рассогласования с вторым входом второго сумматора и подключения входа и выхода блока 10 деления соответственно к выходу запоминающего устройства 9 и второму входу первого сумматора 2. 1 ил. I (Л 00 ел со со ел

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (191 (11) А1 (50 4 С 05 В 13/02

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ 1, Г..

ОПИСАНИЕ ИЗОБРЕТЕНИЯ / тения является повышение точности

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3993533/24-24 (22) 18.12.85 (46) 07.06.87. Бюл. Ф 21 (71) Ленинградский электротехнический институт им. B.È.Óëüÿíoâà (Ленина) (72) Г.Ф.Михальченок, В.А.Новиков, Е.А.Содорович и В.Е.Суслов (53) 62.50(088.8) (56) Патент Великобритании 1(- 1476109, кл. С 05 В 13/02, 1973.

Авторское свидетельство СССР

N- 1234810, кл. G 05 В 13/02, 1984 ° (54) СИСТЕМА АВТОМАТИЧЕСКОГО УПРАВЛЕНИЯ (57) Изобретение относится к области систем регулирования и управления и может быть использовано в системах программного управления станков и испытательных установок. Целью изобрекомпенсации периодических составляющих ошибки при циклическом изменении задания. Система автоматического управления содержит блок 1 циклического задания, первый сумматор 2, измеритель 3 рассогласования, блок 4 управления, объект 5, измерительное устройство 6, второй сумматор 7, первый регистр 8, запоминающее устройство 9, блок 10 деления, второй регистр 11, задающий генератор 12, элемент 13 задержки, входы "Подготовка"

14 и "Пуск" 15. Цель изобретения достигается. за счет связи выхода измерителя 3 рассогласования с вторым входом второго сумматора и подключения входа и выхода блока 10 деления соответственно к выходу запоминающего устройства 9 и второму входу первого сумматора 2. 1 ил.

l 31 5935

Изобретение относится к системам регулирования и управления и может быть использовано в системах программного управления станков и испытательных установок, Цель изобретения — повьппение точности компенсации периодической составляющей ошибки при циклическом изменении задания.

На чертеже представлена функциональная схема системы автоматического управления.

Система автоматического управления содержит блок 1 циклического задания, первый сумматор 2, измеритель

3 рассогласования, блок 4 управления, объект 5, измерительное устройство б, второй сумматор 7, первый регистр 8, запоминающее устройство 9, блок 10 деления, второй регистр 11, задающий генератор 12, элемент 13 задержки, вход 14 "Подготовка", вход 15 "Пуск".

Система работает следующим образом.

Поступление сигнала на вход 14

"Подготовка| вызывает начальную установку блока 1 циклического задания (переход на начало программы) и сброс содержимого регистров 8 и 11 и запоминающего устройства 9. Поступление сигнала на вход 15 "Пуск" вызывает появление импульсов синхронизации на выходе задаюшего генератора

12. Первый импульс на входе синхро— низации блока 1 циклического задания (содержащего N значений сигнала задания) вызывает появление на его выходе первого цифрового сигнала задания, который через первый сумматор 2 (сигнал на выходе запоминающего устройства 9 равен нулю) поступает на первый вход блока 4 управления и отрабатывается замкнутым контуром регулирования, образованным блоком 4 управления, объектом 5 и измерительным устройством б, Результата отработки сигнала задания снимается с выхода измерительного устройства б и поступает на второй вход измерителя 3 рассогласования, где сравнивается с сигналом задания, поступающим на его первый вход. Результат сравнения (ошибка) в цифровом виде через второй сумматор 7 (сигнал на выходе второго .регистра 11 равен нулю) посту-пает на информационный вход первого регистра 8. Через интервал времени, необходимый для достижения установив5

Ю

f5

ЗО

35 шегося состояния на выходе второго сумматора 7, импульс синхронизации с выхода задающего генератора 12 через элемент 13 задержки поступает на вход записи первого регистра 8, в результате чего происходит запись сигнала ошибки в первый регистр 8, На этом заканчивается первый период квантования.

Поступление второго импульса с выхода задающего генератора 12 вызывает поступление на вход блока 4 управления второго сигнала задания и запись в запоминающее устройство 9 содержимого первого регистра 8 и с задержкой времени запись в первый регистр 8 нового значения ошибки.

Отработка следующих импульсов задающего генератора 12 происходит аналогично, при этом содержимое запоминающего устройства 9 продвигается к его выхоцу так, что поступление

N-го импульса синхронизации приводит к его полному заполнению. На его выходе появляется значение сигнала ошибки, измеренное на первом периоде квантования, и поступает через блок

10 деления на второй вход первого сумматора 2. В результате на вход блока 4 управления поступает сигнал управления, равный сумме текущего сигнала задания и сигнала компенсации, сдвинутого в сторону опережения на один такт, что необходимо для осуществления синхронизации процесса компенсации. На этом заканчивается первый цикл управления.

Поступление (Ы + 1)-го и последующих импульсов с выхода задающего генератора 12 вызывает появление на выходе блока 1 циклического задания сигнала задания, соответствующего номеру импульса в текущем цикле задания, запись во второй регистр 11 суммарного сигнала ошибок отработки, соответствующих этому номеру импульса во всех предыдущих циклах задания, поступающего с .выхода запоминающего устройства 9, запись в запоминающее устройство 9 содержимого первого регистра 8 и появление на его выходе нового суммарного сигнала. Через интервал времени, определяемый элементом 13 задержки, происходит запись в регистр 8 сигнала с выхода второго сумматора 7, равного сумме сигнала ошибки, поступающего на его вход с выхода измерителя 3 рассогласования, 1315935 ненные объект и измерительное устройство соединен с вторым своим вхоСоставитель В.Башкиров

Техред Л.Олийнык Корректор Г.Решетник

Редактор И.Горная

Заказ 2359/49

Тираж 863 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Паушская наб., д. 4/5

Производственно-полиграфическое предприятие, r Ужгород, ул. Проектная, 4 и суммарного сигнала ошибок отработки на всех. предыдущих циклах задания, поступающего на второй вход с выхода второго регистра 11. Суммарный сигнал с выхода запоминающего устроист- 5 ва 9 поступает на вход блока 10 деления, где уменьшается в К раэ и в качестве компенсационного сигнала передается на второй вход сумматора 2.

Работа элементов 2,3,4,5 и 6 системы аналогична укаэанному для первого цикла задания.

Таким образом, обеспечивается итерационный процесс компенсации ошибки системы автоматического управ-15 ления при циклическом изменении управляющих воздействий, а также синхронных с ними возмущающих воздействий с точностью до единицы дискреты измерителя рассогласования.

Технические преимущества предлагаемого устройства по сравнению с известным заключаются в повышении точности компенсации без изменения количественного состава устройства.

Формула изобретения

Система автоматического управления, содержащая блок деления, блок циклического задания, выход которого соединен с первыми входами измерителя рассогласования и первого сумматора, подключенного выходом к первому входу блока управления, выход которого через последовательно соедидом и вторым входом измерителя рассогласования, второй сумматор, подключенный выходом к информационному входу первого регистра, выход которого соединен с информационным входом запоминающего устройства, подключенного выходом к информационному входу второго регистра, выход кото,рого соединен с первым входом второ"

ro сумматора, задающий генератор, выход которого соединен с входами синхронизации блока циклического задания и запоминающего устройства, входом записи второго регистра и через элемент задаржки с входом записи первого регистра, вход Подготовка" системы автоматического управления соединен с входом начальной установки блока циклического задания и входами сброса первого и второго регистров и запоминающего устройства,. а вход "Пуск" — с входом запуска задающего генератора, о т л и ч а ю щ а яс я тем, что, с целью повышения точности компенсации периодической составляющей ошибки при циклическом изменении задания, выход измерителя рассогласования соединен с вторым входом второго сумматора, а вход и выход блока деления — соответственно с выходом запоминающего устройства и вторым входом первого сумматора.