Аналого-цифровой сумматор

 

Изобретение относится к гибридной вычислительной технике и может быть использовано при построении специализированных вычислительных устройств , ориентированных на решение систем алгебраических дифференциальных и разностных уравнений. Целью изобретения является повышение точности и разрешающей способности сумматора . Аналого-цифровой сумматор содержит цифровой п-разрядный комбинационный сумматор 1, аналоговый инвертор 3, первый компаратор 4, RS- триггер 5, второй компаратор 6, первый 7, второй 8 и третий 9 ключи, первую, вторую и третью шины эталонных напряжений 10, 11 и 12, входы 13 и выходы 14. Достижение цели обеспечивается благодаря введению в цифровой комбинационныйсумматор дополнительного аналогового разряда, содержащего аналоговый сумматор с четырьмя входами, аналоговый инвертор, схему сравнения RS-триггер, два компаратора , первый, второй и третий ключи, а также новым связям между перечисленными элементами. 1 ил. (О (Л п :о 05 о о 05

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН (19) (11) А1 д1) 4 G 06 G 7/14

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И PTHPbITHA ь

ОПИСАНИЕ ИЗОБРЕТЕНИЯ l . К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4015415/24-24 (22) 24.01.86 (46) 07.06.87. Бюл, У 21 (71) Институт проблем моделирования в энергетике АН УССР (72) Г.И.Грездов, В.П.Романцов, Ю.П.Космач и А.Ф,Новицкий (53) 681.3(088.8) (56) Папернов А.А. Логические основы цифровой вычислительной техники.

И.: Советское радио, 1972, с. 155, рис. I.

Карцев М,А. Арифметика цифровых машин. М.: Наука, 1969, с. 142, рис. 2-1. (54) АНАЛОГО-ЦИФРОВОЙ СУММАТОР (57) Изобретение относится к гибридной вычислительной технике и может быть использовано при построении специализированных вычислительных устройств, ориентированных на решение систем алгебраических дифференциальных и разностных уравнений. Целью изобретения является повышение точности и разрешающей способности сумматора ° Аналого-цифровой сумматор содержит цифровой и-разрядный комбинационный сумматор 1, аналоговый инвертор 3, первый компаратор 4, RSтриггер 5, второй компаратор 6, первый 7, второй 8 и третий 9 ключи, первую, вторую и третью шины эталонных напряжений 10, 11 и 12, входы

13 и выходы 14, Достижение цели обеспечивается благодаря введению в цифровой комбинационный. сумматор дополнительного аналогового разряда, содержащего аналоговый сумматор с четырьмя входами, аналоговый инвертор, схему сравнения RS — òðèããåð, два компаратора, первый, второй и третий ключи, а также новым связям между перечисленными элементами. 1 ил.!

6006 2 лонного напряжения единицы аналогового nepe«oca, а информационный вход второго ключа 8 — с шиной 1О эталонного напряжения, соответствующего цифровой единице. Третий и четвертый входы !3 аналогового сумматора 2 вместе с первыми и вторыми входами 13 и разрядов цифрового п-разрядного комбинационного сумматора 1 являются

1О двумя (п+1)-разрядными входами 13 устройства, а выход 14 аналогового инвертора 3 вместе с выходами 14п разрядов цифрового п-разрядного комбинационного сумматора является вы15 ходом (и+1)-ro разряда сумматора.

Рассмотрим работу сумматора на примерах суммирования чисел при n=3, т.е. когда устройство содержит три цифровых одноразрядных сумматора для суммирования целых частей и один аналоговый разряд для суммирования дробных частей чисел.

В двоичной системе счисления любое число может быть представлено

25 последовательностью двоичных цифр!

3 х= 0L„0L - - ° о,,, М,, Ф-1

Изобретение относится к вычислительной технике, в частности к гибридной вычислительной технике, и может быть использовано для построения специализированных вычислительных устройств для решения алгебраических и дифференциальных уравнений и многих других применений.

Целью изобретения является повышение точности и разрешающей способности сумматора.

На чертеже приведена схема (n+1)разрядного аналого-цифрового сумматора, Сумматор содержит цифровой. и-разряднь1й комбинационный сумматор 1, аналоговый сумматор 2, аналоговый сумматор 2, аналоговый инвертор 3, первый компаратор 4, RS-триггер 5, второй компаратор 6, первый ключ 7, второй ключ 8, третий ключ 9, первую шину 10 эталонного напряжения, соответствующего цифровой единице, вторую шину 11 эталонного напряжения, соответствующего единице аналогового переноса, третью шину 12 эталонного напряжения, соответствующего инвертированной цифровой единице, входы

13 и выходы 14. где М; либо О, либо 1, а запятая отделяет целую часть числа от дробной.

Выход переноса старшего разряда цифрового и-разрядного комбинационного сумматора 1 подключен к управляющему входу первого ключа 7, выход которого соединен с первыь. входом аналогового сумматора 2 с четырьмя входами, Выход аналогового сумматора 2 через аналоговый инвертор 3 подключен к первому входу компаратора 4, второй вход которого соединен с шиной 10 эталонного напряжения цифровой единицы. Выход упомянутого компаратора 4 соединен с S установочным входом триггера 5, выход которого подключен к управляющему входу второго ключа

8 и к управляющему входу третьего ключа 9. Вход третьего ключа 9 соединен с шиной 12 эталонного инвертированного напряжения цифровой единицы, а выход — с вторым входом аналогового сумматора 2. Выход второго ключа 8 соединен с шиной младшего разряда цифрового и-разрядного комбинационного сумматора 1. Выход аналогового сумматора 2 подключен к первому входу компаратора 6, второй вход которого соединен с шиной нулевого потенциала, а выход — с R входом RSтриггера 5. Информационный вход первого ключа 7 соединен с шиной 11 эта30

Эта запись соответствует сумме степеней числа 2, взятых с указанными в ней коэффициентами

Щ tn .1 1 о х=о „2 +Ы 2 +...+< 2 +о(о2 +

35 +К,2 +М,2 +... (2)

Для ш=2 имеем

2 о

-1 х=о,2 +g„2 +,2 + 2 (3)

В этом выражении представлены три старших разряда числа для задания его целой части и младший разряд для задания его дробной части, Как видно из (3), в дробной части числа могут быть заданы только ноль либо единица с весом 0 5.

В предлагаемом сумматоре младший разряд является аналоговым, принцип работы которого основан на суммирова. нии токов. Информация на его входах

50 может задаваться в виде любого уровня напряжения в диапазоне от нуля до одного вольта.

Выражение (3) для данного сумматора может быть представлено в виде х=ос,2 +,2 +м 2 +P r (4) где r — - основание системы счисления (не обязательно двоичной);!

16006 4

Вает ВтОрОЙ к пюч 8» и на ВхОд шиllbl переноса младшего разряда т!»с храэрядного цифрового сумматора от шины 1О эталонного нагряжения, соответствующего цифровой единице, подается единичный уровень. Единичный сигнал с выхода RS-триггера 5 одновременно открывает третий ключ 9, и на второй вход аналогового сумматора 2 от шины

1ð 12 эталонного напряжения, соответствующего инвертированной цифровой единице, подается напряжение, равное ло уровню — 1 B. Следовательно, на выходе аналогового сумматора 2 устанавливается напряжение U =-(О 6+0 S2 »Ы» — l,0) В=-0,4 В, а на выходе аналогового инвертора 3 — напряжение U

=+0,4 В.

На выходах 14 трехраэрядного цифрового сумматора 1 устанавливается с учетом переноса из аналогового разряда код

001 — целая часть 1-ro числа, 001 — целая часть 2-ro числа, 001 — перенос из младшего разряда т.е.

У=1,6+1,8=3,4, (5) Работа сумматора начинается с момента подачи на шину 10 эталонного напряжения, соответствующего цифровой единице, Псе=1 В (при двоичной системе счисления н цифровом сумматоре !); на шину 12 эталонного напряжения, соответствующего инвертированной цифровой единице — U =1 В на

ЦЕ 30 шину ll эталонного напряжения, соответствующего единице аналогового переноса U „„=0,1 В (т ° е. аналогоный разряд является дробными в десятичной системе счисления перенос н этот разряд имеет вес младшей единицы это-35 го же разряда и задается уровнем н

0,1 В).

Дноичные коды целых частей слагаемых х, и х (О 01 и 001 соотнетст- щ ненно) суммируются в трехразрядном цифровом сумматоре 1, а дробные части слагаемых х и х задаются на треz тьем и четвертом входах 13 аналогового сумматора 2 в виде напряжений, 45 соответственно равных +0 6 В и

+0,8 В и суммируются в аналоговом разряде, Напряжение на выходе аналогового сумматора 2 U должно меняться от

2 Bbl» нулевого уровня до уровня †(0 6+0 8)=

=-1,4 В, а напряжение на выходе инвертора 3 П, соответственно от ну»Вы» левого уровня до уровня +1,4 В. Однако когда напряжение U достигает

» Bbl» 55 уровня 1 В, срабатывает компаратор 4 и по S входу устанавливает RS-триггер

5 в единичное состояние. Единичный сигнал с ныхода КБ-триггера 5 открыа, BL Я вЂ” симиc)ëû чисс.л г-й светеMbl I счисления (для г=10 принимает любое значение из ряда символов 0,1,2,...,9).

Таким образом, если н единичные уровни в цифровом сумматоре задаются напряжением 1 В, то в аналоговом разряде, например, при r=l0 (н десятичной системе счисления) входная информация (дробная часть чисел) может быть эадана любым уровнем напряжения из ряда разрешенных уровней: 0,0 В, 0,1 В,...0,9 В.

Работу предлагаемого сумматора рассмотрим в предположении, что его аналоговый младший разряд работает с десятичной системе счисления.

Пример 1. Пусть необходимо найти сумму У чисел х,=1,6 и х =1,8, 011 — целая часть суммы.

Таким образом, целая часть полученной суммы чисел х, и х равна (011)

=3ю1, а дробная часть этих же чисел, полученная на выходе 14 аналогового разряда, равна (0,4),о . Окончательно имеем правильный результат У=1,6+1,8=

=3,4.

Пример 2. Сумматоры с круговым (циклическим) переносом предназначены для суммирования чисел, заданных в прямых и обратных кодах: положительным числам соответствует прямой код, отрицательным — обратный.

Старший разряд является знаковым, причем О знакового разряда соответствует положительному числу, а 1 отрицательному.

В соответствии с общим правилом нахождения обратного кода отрицательного числа, для отрицательных десятичных чисел, например для z -0 6

Э и z22=-0,8, обратные коды равны соответственно (z,) =9,3 (z ) =9 I

b6p » » Л. амбр где символ 9 (по аналогии с двоичным символом 1) в знаковом разряде свидетельствует, что данный код отрицательный, Пример 3 Пусть необходимо получить сумму У чисел х,=-l,á и х =-1,8, У=-1 6-1,8=-3,4. Обратные дноичные коды целых частей чисел х

I и х2 равны соответственно (110) и

5 1316006 (110), где третий старший разряд является знаковым. Обратные десятичные коды дробных частей чисел х< и х равны соответственно 9,3 и 9.1, где второй разряд является знаковым.

В рассматриваемом сумматоре знак числа находится в старшем разряде цифрового трехразрядного сумматора l°.

Этот знак в равной мере относится как к целой части, числа, так и к 10 его дробной части. Поэтому дробная часть чисел х, и х . задается в виде

2 напряжений соответственно 0,3 В и

0,1 В без знакового разряда.

Итак, при задании исходной ин- 15 формации в цифровом трехразрядном сумматоре 1 на линии кругового (циклического) переноса появляется единичный сигнал, поступающий на управляющий вход первого ключа 7 ° Первый 20 ключ 7 открывается, и от шины ll эталонного напряжения, соответствующей единице аналогового переноса, на первый вход аналогового сумматора 2 поступает эталонное напряжение 25 единицы аналогового переноса Uz„

Е4П равное U =0,1 В (младшая единица

Е4п дробной части десятичного числа) .

В результате выходное напряжение аналогового сумматора с четырьмя входами 2 Б„ становится равным

2 вь!

Б„, =- (0, 1+0) 3+0, 1) =-0,5 В. из обратного кода в прямой со знаком.

Обратный код дробной части со знаком ранен 9.5. Отсюда прямой код равен †(9 ° 9-9,5)=-0,4. эультат

Формула и з о б р е т е н и я

Аналого-цифровой сумматор, содержащий цифровой и-разрядный комбинационный сумматор, два входа и выход которого являются соответственно цифровыми информационными входами и цифровым выходом сумматора, о т л и ч а ю шийся тем, что, с целью повышения точности и разрешающей способности, он содержит последовательно включенные аналоговые сумматор и инвертор, RS-триггер, первый и второй компараторы и первый, второй и третий ключи, информационные входы которых подключены соответственно к первой, второй и третьей шинам эталонных напряжений, выходы первого, второго и третьего ключей подключены соответственно к первому входу аналогового сумматора, к шине переноса младшего разряда цифрового п-разрядного комбинационного сумматора и к второму входу аналогового сумматора, третий и четвертый входы которого являются дополнительными аналоговыми информационными входами аналогоцифрового сумматора, управляющий вход первого ключа соединен с шиной переноса старшего разряда цифрового иразрядного. комбинационного сумматора, а управляющие входы второго и третьего ключей подключены к выходу

RS-триггера, установочные входы которого соединены с выходами соответственно первого и второго компараторов, входы первого компаратора подключены соответственно к информационному входу первого ключа и к выходу инвертора, а входы второго компаратора — соответственно к выходу аналогового сумматора и к шине нулевого потенциала, выход инвертора является дополнительным аналоговым выходом аналого-цифрового сумматора.

1)=+0,5 В.

U =+ (0,1+О, 3+0, 3вы

На выходных шинах 14 разрядного сумматора ются коды: цифрового трех1 устанавливаВНИИПИ Заказ 2365/52

Тираж 672 Подписное

Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4

Выходное напряжение аналогового инвертора 3 и, следовательно, напряжение на выходной шине 14 аналогового разряда становятся равными

110 — целая часть 1-го числа, + 110 — целая часть 2-го числа, 000 — перенос младших разрядов 45

1100 — целая часть суммы

1 — единица кругового (циклического) переноса в младший разряд 50 устройства.

Таким образом, целая часть полученной суммы чисел х, и х равна (100), =

-3 а дробная часть этих же чисел О 4 равна +0,5. Преобразуем дробную часть 55

Окончательно имеем правильный реУ=х,+х =-1,6-1,8=-3-0,4=-3,4,

Аналого-цифровой сумматор Аналого-цифровой сумматор Аналого-цифровой сумматор Аналого-цифровой сумматор 

 

Похожие патенты:

Изобретение относится к автоматике и .вычислительной технике

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к области автоматики и вычислительной техники и может быть использовано для решения широкого класса задач исследования систем автоматического регулирования для организации аналогового управления, контроля и цепей обратной связи

Изобретение относится к электронике, автоматике, измерительной и вычислительной технике и может быть использовано в высокоскоростных аналоговых и цифровых устройствах, в частности в электронных вычислительных машинах (ЭВМ) с элементами искусственного интеллекта

Изобретение относится к автоматике и вычислительной технике и позволяет вести параллельное сложение и восстановление длительностей группы временных интервалов, что расширяет его функциональные возможности

Изобретение относится к области автоматики и вычислительной техники

Изобретение относится к вычислительной технике

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике и может быть использовано в ЦВМ

Изобретение относится к области вычислительной техники

Изобретение относится к области вычислительной техники, в частности к гибридной вычислительной технике, и может быть использовано для построения арифметических устройств параллельного действия

Изобретение относится к усилительной технике и может быть использовано в электронных вычислительных машинах и измерительной технике
Наверх