Ассоциативное запоминающее устройство

 

Изобретение относится к вычислительной технике, в частности к ассоциативным запоминающим устройствам , и может быть применено в устройствах распознавания и синтеза сигналов . Целью, изобретения является повышение быстродействия устройства. Устройство содержит блок 1 памяти данных, блок 2 памяти ассоциативных признаков, счетчики 3 и 4 адреса, блок 6 сравнения, триггеры 7 и 8, элементы И 9-15, элементы ИЛИ 16 и 17, шифратор 18, счетчик 19 ассоциативных признаков, элементы НЕ 20, 21, Быстродействие устройства повышается в результате введения блока 6 сравнения, счетчика 19 ассоциативных признаков, элементов НЕ 20, 21, триггера 8, элемента ПТИ 17, элементов И 12-15 и шифратора 18, который по коду первого информационного слова кодовой последовательности, поступающей на информационные входы 5 устройства, формирует код адреса ближайшей кодовой последовательности , хранящейся в блоке 2 как ассрциативный признак и начинающейся с этого же информационного слова. На выход 24 устройства поступает сигнал в случае совпадения информации с ассоциативным признаком, на выход 25 - код порядкового номера последовательности в блоке 2, совпавшей с присутствующей на входах 5. Сигнал (Л со 05 о со

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„„SU„„1316049 А1 (5D 4 G 11 С 15/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCKOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТ8ЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4021616/24-24 (22) 13.02.86 (46) 07.06.87. Бюл, У 21 (72) В.С. Лупиков, В.В. Богданов, В.А. Зубцовский и С.С. Спиваков (53) 681.327(088.8) (56) Авторское свидетельство СССР

У 714499, кл, G 11 С 15/00, 1979.

Авторское свидетельство СССР

Ф 1174988, кл G 11 С 15/00, 1985. (54) АССОЦИАТИВНОМ ЗАПОМИНАЮЩЕЕ УСТРОИСТВО (57) Изобретение относится к вычислительной технике, в частности к ассоциативным запоминающим устройствам, и может быть применено в устройствах распознавания и синтеза сигналов. Целью изобретения является повышение быстродействия устройства.

Устройство содержит блок 1 памяти данных, блок 2 памяти ассоциативных признаков, счетчики 3 и 4 адреса, блок 6 сравнения, триггеры 7 и 8, элементы И 9-15, элементы ИЛИ 16 и

17, шифратор 18, счетчик 19 ассоциативных признаков, элементы НЕ 20, 21, Быстродействие устройства повышается в результате введения блока

6 сравнения, счетчика 19 ассоциативных признаков, элементов НЕ 20, 21, триггера 8, элемента ИЛИ 17, элементов И 12-15 и шифратора 18, который по коду первого информационного слова кодовой последовательности, поступающей на информационные входы 5 устройства, формирует код адреса ближайшей кодовой последовательности, хранящейся в блоке 2 как ассрциативный признак и начинающейся с этого же информационного слова.

На выход 24 устройства поступает сигнал в случае совпадения информации с ассоциативным признаком, на выход

2э — код порядкового номера последовательности в блоке 2, совпавшей с присутствующей на входах 5. Сигнал

1316049 на выходе 26 переполнения счетчика информации с ассоциативным призна4 свидетельствует о несовпадении ком. 1 ил.

Изобретение относится к вычислительной технике, в частности к ассоциативным запоминающим устройствам, и может быть применено в устройствах распознавания и синтеза сигналов.

Целью изобретения является повышение быстродействия устройства, На чертеже приведена структурная схема предлагаемого устройства .

Устройство содержит блок 1 памяти данных, блок 2 памяти ассоциативных признаков, первый 3 и второй 4 счетчики адреса. На чертеже обозначены информационные входы 5 устройства.

Устройство содержит также блок 6 сравнения, первый 7 и второй 8 триггеры, элементы И 9-15 с первого по седьмой, первый 16 и второй 17 элементы ИЛИ, шифратор 18, счетчик 19 ассоциативных признаков, первый 20 и второй 21 элементы НЕ.

На чертеже обозначены также вход

22 установки в исходное состояние, вход 23 записи и чтения, выходы

24-26 ассоциативного ответа устройтва.

В качестве блока 2 памяти ассоциативных признаков и шифратора 18 могут использоваться, например, блоки постоянной памяти.

Устройство работает следующим образом.

На первом этапе производится запись сравниваемой кодовой последовательности данных в блок 1 ° Перед началом записи по входу 22 поступает сигнал, по которому устанавливается в нулевое состояние триггер 8 и счетчик 3. Триггер 7 устанавливается в нулевое состояние задним фронтом сигнала на выходе элемента ИЛИ 16. Информационные посылки поступают на входы 5 в сопровождении сигнала на входе 23. Сигнал на входе 23 через элемент И 13 осуществляет запись данных в блок 1 по адресу, сформированному на выходах счетчика 3. По окончании записи задним фронтом сигнала

45 на выходе элемента ИЛИ 17 производится модификация содержимого счетчика 3, т.е. к его содержимому добавляется единица. Запись данных в блок 1 производится до тех пор, пока на входы 5 не поступит код признака конца последовательности. При этом сигнал на выходе элемента И 9 через элемент ИЛИ 16 установит в нулевое состояние счетчик 3 и триггер 7, а через элемент НЕ 20 заблокирует элемент И 13, что задает для блока 1 режим чтения по нулевому адресу счетчика 3. На выходах блока 1 появляется первое информационное слово записываемой последовательности, которое поступает на входы шифратора

18, выходные реакции которого записываются соответственно в счетчик 4 и счетчик 19 задним фронтом сигнала на выходе элемента И 9. При этом триггер 8 устанавливается в единичное состояние. Шифратор 18 по коду первого информационного слова последовательности формирует код адреса (записывается в счетчик 4 адреса) ближайшей кодовой последовательности, хранящейся. в блоке 2 и начинающейся с этого информационного слова, и идентификатор, например, порядковый номер этой последовательности, который записывается в счетчик 19.

Затем производится сравнение последовательности, записанной в блоке

1, с последовательностями, хранящимися в блоке 2. Считывание информации из блоков 1 и 2 производится синхронно по сигналам на входе 23, которые, проходя через элемент И 14, поступают на счетный вход счетчика 4 и через элемент ИЛИ 17 на счетный вход

1 счетчика 3. Счетчики 3 и 4 модифицируют свое содержимое по заднему фронту сигнала на счетном входе. Считываемая информация из блоков 1 и 2 поступает на входы блока 6, выходной сигнал из которого поступает на элемент И t5 который стробируется сигналом с выхода элемента И 14, Если

3 1316049 до момента считывания из блока 2 ко- та И второй вх

1 ой вход которого и второй да конца последовательности на выхо- вход первого элемента KUi соединены де элемента И 15 Iñå появится сигнал, с выходом третьего элемента И, входы т,е. сравниваемые последовательности которого подключены к выходам блока

HppíòH÷íû, то триггер 7 остается в 5 памяти ассоциативных признаков с нулевом состоянии. При этом выходной одним из входов блока сравнения, дру. сигнал элемента И 11 который фикси- гие входы которого соединены с вырует признак конца последовательнос- ходами блока памяти д я ти данных, ад ре сные ти, через элемент HE 21 блокирует входы которого подключены к выходам элемент И 15, через элемент И 10 по- 10 первого счетчика адреса, выходы ступает на выход 24, что свидетель- второго счетч ка и адреса соединены ствует о том, что сравниваемые после- с адресными входами блока ассоциативдовательности идентичны при этом

1 ных признак з ков, выход второго элеменна выходе 25 присутствует идентифика- та И является первым выходом ассотор, т.е. порядковый номер совпавшей 15 циативного ответа устройства, о тпоследовательности в блоке 2. личающее чающее ся тем,что,с

Если сравниваемые последователь- целью повышения б ыстродеиствия устности не идентичны сигнал на выходе ройства в не

1 его введены шифратор, элемента И 15 установит триггер 7 в сче тчик ассоциативных признаков вто1 единичное состояние. Выходной сигнал gp рой триггер, элементы И с четвертого элемента И 11 в этом случае проходит через элемент И 12 и модифициру- элементы НЕ прич ф причем входы шифратора ет содержимое счетчика 19. Сигнал подключены к выходам блока памяти на выходе элемента И 11 через элемент данных, выходы шифратора соединены

ИЛИ 16 сбрасывает в нулевое состоя- 25 соответственно с информационными ние счетчик 3 и задним фронтом уста- входами второго счетчика адреса и навливается в нулевое состояние триг- счетчика ассоциативных признаков, гер 7. С приходом следующего сигна- входы записи которых подключены к ла по входу 23 начинается сравнение выходу первого элемента И, входу перпоследовательности, записанной в бло-30 вого элемента НЕ и входу установки

11 11 ке 1, со следующей по порядку после- в 1 втоРого тРиггеРа, инвеРсный довательностью, хранящейся в блоке и прямой выходы которого соединены

При этом работа устройства анало- соответственно с пеРвыми входами гична описанному. Сигнал на выходе пятого и шестого элементов И вто1

26 переполнения счетчика 4 свидетель-35 Рой вход и выход пЯтого элемента И ствует о том, что в блоке 2 отсутст- подключены соответственно к выходУ вует последовательность, записанная первого элемента НЕ и к входу заранее в блок писи-чтения блока памяти данных и первому входу второго элемента ИЛИ, Ф о

4р выход которого соединен со счетным о р м у л а и з о б р е т е н и я входом первого счетчика адреса а

) второи вход — с выходом шестого элеАссоциатнвное запоминаю ее ст щ у рой- мента И, счетным входом второго счетблок и ство, содержащее блок памяти данных

1 чика адреса и перв первым входом седьмолок памяти ассоциативных признаков

45 го эле е . И мента, второй и третий входы счетчики а еса б др, лок сравнения, которого подключены соответственно к первый триггер, элементы И с перво- выходу блока сравне ения и к выходу го по третий и первый элемент ИЛИ

1 второго эле е НЕ, м нта, вход которого соединен с вых ходом третьего элемента та И об памяти данных и входы первого элемен- „И и первым входом четвертого эл ъединены и являются информа- та И второй ого элемен1 вход которого подклюционными входами устройства, выход чен к инверсному выходу первого тригпервого элемента И подключен к пер- гера вход ус

1 тановки в 1 которого

II 11 вому входу первого элемента ИЛИ вы- соединен

1 с выходом седьмого элемента ход которого соединен с входом уста- < И, выход четвертого элемента И подновки первого счетчика еса и вх

ll II Ð ключен к счетному входу счетчика асодам установки в 0 первого триг- социативных признаков, выход которогера, прямой выход которого подклю- го и выход вт од второго счетчика адреса чен к первому входу второго элемен- являются вторым и третьим выходами

1316049

Составитель Т. Зайцева

Редактор А.Ворович Техред А. Кравчук Корректор Л. Пилипенко

Заказ 2370/55

Тираж 589 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 ассоциативного ответа устройства, вход установки в "0 второго триггера и третий вход первого элемента ИЛИ объединены и являются входом установки в исходное состояние устройства, третий вход пятого элемента И и второй вход шестого элемента

И объединены и являются входом записи и чтения устройст5

Ассоциативное запоминающее устройство Ассоциативное запоминающее устройство Ассоциативное запоминающее устройство Ассоциативное запоминающее устройство 

 

Похожие патенты:

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и предназначено для электронных цифровых вычис лительных систем

Изобретение относится к вычислительной технике и может быть использовано в процессорах ЭВМ и систем, ориентированных на переработку больших массивов информации

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при считывании информации из ассоциативпьп: запоминающих устройств большой емкости

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам

Изобретение относится к вычислительной технике и может быть использовано в информационно-поисковых и управляющих системах, где необходимо вести ассоциативный поиск информации по произвольному числу признаков, в частности оно может быть использовано в потоковых процессорах для определения готовности команд к выполнению , которые имеют произвольное число входов по данным или по управлению

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам

Изобретение относится к вычислительной технике и может быть использовано в качестве ассоциативного запоминающего устройства ЭВМ и В качестве элемента в ассоциативных процессорах при параллельной и матричной обработке данных

Изобретение относится к вычислительной технике, в частности к устройствам хранения информации, и может быть использовано в цифровых системах обработки информации

Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может быть использовано при создании систем, ориентированных на широкий спектр методов и алгоритмов распознавания образов и обработки изображений, анализа нечеткой информации

Изобретение относится к вычислительной технике и может быть использовано для моделирования и создания специализированных систем хранения и обработки изображений

Изобретение относится к вычислительной технике, в частности, к устройствам хранения информации, и может найти приме нение в специализированных системах хранения и обработки изображений, в ассоциативных параллельных процессорах при решении информационно-логических задач, задач поиска и сортировки данных, в устройствах обработки сигналов в реальном масштабе времени

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной цифровой технике, конкретно к конструкции ячейки памяти с вертикально расположенными друг над другом пересечениями

Изобретение относится к вычислительной технике и может быть использовано для воспроизведения искусственного интеллекта

Изобретение относится к вычислительной технике и может быть использовано для формирования адресов программ и данных

Изобретение относится к вычислительной технике и может быть использовано при проектировании и создании специализированных систем хранения, поиска и сортировки информации, в ассоциативных параллельных процессорах, при решении информационно-логических задач, в устройствах цифровой обработки сигналов в реальном масштабе времени
Наверх