Преобразователь перемещения в код

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством. С целью повышения помехоустойчивости в преобразователь, содержащий генератор 1 импульсов, делители 2 и 3 час (Л со О5 о СХ) vj

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК бр 4 H 03 M 1/48

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ 3

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3917675/24-24 (22) 26. 06. 85 (46) 07. 06. 87 . Бюл. М 21 (72) Я. Х. Гольденштейн, В. А. Коган и Е. Г. Коган (53) 681. 325 (088. 8) (56) Авторское свидетельство СССР

У- 488242, кл. G 08 С 9/00. 1974.

Авторское свидетельство СССР

В 1236611, кл. H 03 М 1/48, 1984.

„„SU„„ I 316087 А 1

{54) ПРЕОБРАЗОВАТЕЛЬ ПЕРЕМЕЩЕНИЯ В

КОД (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналоговых источников информации с цифровым вычислительным устройством.

С целью повышения помехоустойчивости в преобразователь, содержащий генератор 1 импульсов, делители 2 и 3 часСЮ

Ch

CO

ОО Э

131 тоты, усилители 4 и 5, фазовращатель

6, фильтр 7, формирователь 8, блок 9 сравнения, элемент ИЛИ-HE 10, элемент 2И-ИЛИ 11, элемент 12 задержки, элементы И 13 и 14, реверсивный счетчик 17, блок 18 индикации, введены элемент И 15 и триггер 16. Элемент

12 задержки содержит элемент И 19 и счетчик 20. Преобразователь работает в режиме фазоимпульсной следящей системы, изменяя фазу выходного сигнала с выхода делителя 3 до соответствия с фазой выходного сигнала формирователя 8. Количество импульсов обработки рассогласования между выходными импульсами делителя 3 и формирователя

6087

8 в каждом цикле фиксируется в реверсивном счетчике 17 с соответствующим знаком. Код реверсивного счетчика 17 соответствует величине перемещения с момента начала измерения. Импульсом с промежуточного выхода делителя 3 триггер 16 устанавливается в единичное состоян:e. Единичный потенциал с выхода триггера 16 разрешает прохождение выходного импульса формирователя в расчетный временной интервал, В остальное время триггер 16 закрыт и возникающие в это время на выходе формирователя 8 импульсы помехи не оказывают влияния на работу преобразователя. 2 ил.

Изобретение относится к автоматике и вычислительной технике и может быть использовано для связи аналого вых источников информации с цифровым вычислительным устройством. 5

Цель изобретения — повышение помехоустойчивости преобразователя.

На фиг.l представлена структурная схема преобразователя, на фиг.2 структурная схема блока сравнения. !О

Преобразователь (фиг.1) содержит генератор 1 импульсов, первый 2 и второй 3 делители частоты, первый 4 и второй 5 усилители, фазовращатель

6, фильтр 7, формирователь 8 импульса, блок 9 сравнения, элемент ИЛИ-НЕ 10, элемент 2И-ИЛИ 11, элемент 12 задержки, первый 13, второй 14, третий 15 элементы И, триггер 16, реверсивный счетчик 1i, блок 18 индикации. Эле- 20 мент 12 задержки содержит элемент

И 19 и счетчик 20. Блок 9 сравнения (фиг.2) содержит триггеры 21 и 22, элементы И 23 и 24.

Преобразователь перемещения в код работает следующим образом.

С генератора 1 импульсы поступают на вход делителя 2 частоты. На первом и втором выходах делителя 2 формируются сдвинутые между собой на четверть периода импульсные последовательности в виде меандра, которые через усилители 4 и 5 поступают на синусно-косинусные обмотки фазовращателя 6. Перемещение ротора относительно статора определяет на выходе фазовращателя 6 фазу первой гармоники, которая выделяется фильтром 7. В формирователе 8 формируется импульс в момент перехода синусоиды через "0

Этот импульс поступает через элемент

И 15 на вход блока 9 сравнения, который в совокупности с элементами

ИЛИ-HE 10, 2И-ИЛИ 11, элементом 12 задержки, делителем 3 частоты ооразуют фазоимпульсную следящую систему (ФИСС). На первом и втором выходах блока 9 формируются импульсные сигналы, длительность которых равна относительному временному сдвигу между передними фронтами сигналов, поступающих на его первый и третий входы.

Причем, если первым приходит импульс на первый вход, сигнал формируется на втором выходе, если наоборот> то на первом. При одновременном приходе импульсов сигналы не формируются.

В исходное состояние блок 9 приводится по второму входу импульсом с выхода элемента 12. Уровень логической

" 1" на третьем выходе блока 9 устанав. ливается в момент прихода импульса на его первый вход и сохраняется до момента прихода импульса на его второй вход (фиг.2).

087 4 реполнения на выходе счетчика 20, который устанавливает в "0" триггеры

21 и 22 блока 9.

Поскольку импульсы на вход делителя 3 частоты не поступают до прихода импульса с выхода формирователя 8, после прихода послецнего выходные импульсы элемента И 15 и делителя 3 вновь совпадают по фазе. Количество импульсов, поступающих на вход реверсивного счетчика 17, определяется величиной возникшей разности фаз между импульсами с выходов делителя 3 и формирователя 8.

При перемещении ротора фазовращателя 6 в противоположном направлении сигнал на третий вход блока 9 приходит раньше, чем появится сигнал на его первом входе. В этом случае на его первом выходе появляется сигнал, запрещающий прохождение на вход делителя 3 частоты импульсов с четвертого выхода делителя 2 частоты и разрешающий прохождение через элемент 2И-ИЛИ 11 импульсов удвоенной частоты с третьего выхода делителя

2. Одновременно через элемент И 13 эти импульсы поступают на суммирующий вход реверсивного счетчика 17.

С появлением сигнала на первом выходе делителя 3 частоты на первом блоке 9 сигнал исчезает, а на третьем появляется, в результате чего через некоторое время преобразователь устанавливается в исходное состояние сигналом переполнения с выхода счетчика 20.

В рассмотренных случаях фаза сигнала на выходе делителя 3 частоты изменяется с целью приравнивания к ее фазе сигнала, приходящего с фазовращателя 6. Так как реверсивный счетчик 17 подсчитывает количество импульсов, необходимых для сдвига фазы сигнала на выходе делителя 3 частоты, в нем хранится в цифровом коде информация о величине абсолютного перемещения ротора фазовращателя 6. Эта информация выводится на блок 18 индикации.

При отсутствии очередного импульса с выхода формирователя 8 за время действия выходного импульса триггера

16 изменение по фазе выходного сигнала делителя 3 соответствует интервалу между сигналами на первом и втором входах блока 9. При отсутствии нескольких подряд выходных импульсов

При перемещении ротора фазовращатеф5 ля 6 в таком направлении, когда сигнал приходит на третий вход блока 9 позже, чем появится сигнал на его первом входе, »а втором выходе блока

9 формируется сигнал, который через элемент ИЛИ-НЕ 10 запрещает прохождение на вход делителя 3 частоты им пульсов с четвертого выхода целителя

2. Через элемент И 14 импульсы поступают на вычитающий вход реверсивного 55 счетчика 17. Г приходом сигнала на третий вход блока 9 на его втором выходе сигнал исчезнет, а на третьем сохранится до появления сигнала пе3 1316

Во время переходного процесса при неподвижном роторе фазовращателя 6 фазоимпульсная следящая система автоматически устанавливается в равновесное состояние, при котором выходные импульсы элемента И 15 и делителя 3, поступающие на входы блока 9, совпадают. После завершения переходного процесса реверсивный счетчик 1 сбрасывает в "0 внешним сигналом (не 10 показан). Отсутствие сигналов на вы ходах блока 9 запрещает прохождение импульсов генератора на счетный вход счетчика 20 и разрешает прохождение импульсов с четвертого выхода делите- 15 ля 2 частоты через элемент 2И-ИЛИ 11 на вход делителя 3 частоты. Его коэффициент деления выбран таким, что частота импульсов на первом выходе делителя 3 частоты равна частоте им- 20 пульсов на выходе формирователя 8.

При этом уровень логической "1" на втором выходе делителя 3 частоты опережает появление сигнала на его первом выходе и устанавливает в единичное состояние триггер 16, который разрешает прохождение импульса с выхода формироватетя 8 на третий вход блока 9. С приходом импульса на первый вход блока 9 на его третьем вы- 30 ходе устанавливается уровень логической "1", разрешзющей прохождение импульсов генератора через элемент И 19 на вход счетчика 20. Появление на выходе счетчика 20 сигнала переполнения 35 приводит блок 9 в исходное состояние и сбрасывает в "0" счетчик 20 и триггер 16, который через элемент И 15 блокирует прохождение сигналов на третий вход блока 9. При этом на пер-40 вом и втором выходах блока 9 сигналы не формируются и »а входы реверсивного счетчика импульсы не поступают.

Составитель M. Сидорова

Редактор Н. Лазаренко Техред И.Попович Корректор M,Äåì÷èê

Подписное

Заказ 2372/56 Тираж 901

ВЛИПНИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Произведет. евно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4

5 131608 формирователя 8 фазовые сдвиги выходного сигнала делителя 3 суммируются.

Если суммарный фазовый сдвиг, вызванный отсутствием выходных импульсов формирователя 8, не превышает нременного интервала между сигналами на втором и первом выходах делителя 3, с появлением выходного импульса формирователя 8 произошедший фазовый сдвиг отрабатывается в обратном на- 10 правлении, а показания реверсивного счетчика 17 восстанавливаются. Когда триггер 16 находится в нулевом состоянии, появление на выходе формирователя 8 импульсов помехи не влияет на 15 работу преобразователя, что повышает его помехоустойчивость. формула и з о б р е т е н и я

Преобразователь перемещения в код, 20 содержащий генератор импульсов, выход которого подключен к входу первого делителя частоты, первый и второй выходы первого делителя частоты через первый и второй усилители соответственно подключены к входам фазовращателя> а третий и четвертый выходьi .. подключены соответственно к первому и в1орому входам элемента 2И-ИЛИ, выход которого подключен к входу нторо- 30 го делителя частоты, первый выход второго делителя частоты подключен к первому входу блока сравнения, первый и второй выходы блока сравнения

7 6 подключены к входам элемента ИЛИ-НЕ и к одним входам соответственно первого и второго элементов И, другие входы которых соединены с третьим выходом первого делителя частоты, а выходы подключены соответственно к входам сложения и вычитания реверсивного счетчика, выходы реверсивного счетчика подключены к входам блока индикации, первый выход блока сравнения и выход элемента ИЛИ-НЕ под-. ключены соответственно к третьему и четвертому входам элемента 2И-ИЛИ, элемент задержки, выход которого подключен к второму входу блока сравнения, выход фазовращателя через фильтр подключен к входу формирователя импульса, о т л и ч а ю щ и й— с я тем, что, с целью повышения помехоустойчивости преобразователя в него введены третий элемент И и триггер, S- u R-входы которого соединены соответственно с вторым выходом второго делителя частоты и выходом элемента задержки, а выход подключен к одному входу третьего элемента И, другой вход третьего элемента И соединен с выходом формирователя импульса, а выход подключен к третьему входу блока сравнения, третий выход которого и выход генератора импульсон подключены соответственно к информационному и синхронизирующему входам элемента задержки.