Устройство компенсации сдвига частот

 

Изобретение относится к радиотехнике и является дополнительным к авт. св. № 843270. Цель изобретения - -повьппение точности коьшенсации сдвига частот. Устр-во содержит фазовый дискриминатор 1, делители 2 и 3 частоты, блоки добавления-вычитания 4 и 5, коммутирующие реверсивные счетчики 6 и 7, преобразователь 8 .код - частота,усредняющие реверсивные счетчики 9 и 10, эл-ты запрета 11 и 12, эл-ты И 13-16, блок 17 обнуления и блок формирования управляющих импульсов (БФУИ) 18. Цель достигается путем увеличения времени работы устрва без внешней синхронизации с сохранением фазового рассогласования в пределах допуска с помощью введенного БФУИ 18. Устр-во по п. 2 ф-лы отличается выполнением БФУИ 18, дана его ил. 1 з-п. ф-лы, 3 ил. сл 00 О5 о со vl N)

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (II) А2 (51)4 Н 04 L 7 02

ОПИСАНИЕ ИЗОБРЕТЕНИЯ /

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Ь.l ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 843270 (21) 3944208/24-09 (22) 13.08.85 (46) 07.06.87. Бюл. Р 71 (72) В.П.Пономаренко и А.Н.Медведев (53) 62 1.394.662(088.8) (56) Авторское свидетельство СССР

У 843270, кл . Н 04 L 7/02, 1979. (54) УСТРОЙСТВО КОМПЕНСАЦИИ СДВИГА

ЧАСТОТ (57) Изобретение относится к радиотехнике и является дополнительным к авт. св. 1(843270. Цель изобретения — повышение точности компенсации сдвига частот. Устр-во содержит фазовый дискриминатор 1, делители 2 и

3 частоты, блоки добавления-вычитания 4 и 5, коммутирующие реверсивные счетчики 6 и 7, преобразователь 8 .код -частота, усредняющие реверсивные счетчики 9 и 10 эл-ты запрета 1I и

12, эл-ты И 13-16, блок 17 обнуления и блок формирования управляющих импульсов (БФУИ) 18. Цель достигается путем увеличения времени работы устрва без внешней синхронизации с сохранением фазового рассогласования в пределах допуска с помощью введенного БФУИ 18. Устр-во по и. 2 ф-лы отличается выполнением БФУИ 18, дана его ил. 1 э-п. ф-лы, 3 ил.

1 13160

Изобретение относится к радиотехнике, может найти применение в высокоточных синхронизирующих устройствах систем связи, передачи дискретной информации и т.п., и является усовершенствованием устройства по авт. св.

У 843270.

Цель изобретения — повышение точности компенсации сдвига частот.

На фиг. 1 представлена структурная 10 электрическая схема устройства компенсации сдвига частот; на фиг. 2 структурная электрическая схема блока формирования управляющих импульсов; на фиг. 3 — временные диаграм- 15 мы работы блока формирования управляющих импульсов.

Устройство компенсации сдвига частот содержит фазовый дискриминатор

1, первый 2 и второй 3 делители час- 20 тоты, первый 4 и второй 5 блоки добавления-вычитания, первый 6 и второй

7 коммутирующие реверсивные счетчики, преобразователь 8 код — частота, первый 9 и второй 10 усредняющие реверсивные счетчики, первый 11 и второй

12 элементы запрета, первый 13, второй 14, третий 15 и четвертый 16 элементы И, блок 17 обнуления и блок

18 формирования управляющих импульсов. Блок 18 формирования управляющих импульсов (фиг. 2) содержит перebrA RS-триггер 19, первый элемент

ИЛИ 20, второй RS-триггер 21, первый

22 и нторой 23 формирователи, второй 35 элемент ИЛИ 24, третий формирователь

25 коротких импульсов, третий элемент ИЛИ 26 и D-триггер 27.

Устройство компенсации сдвига частот работает следующим образом. 40

В основе устройства лежит комбинированная система подстройки частоты, состоящая из статического и астатического звеньев.

На первый вход фазового дискрими- 45 натора 1 с первого входа устройства поступают импульсы синхронизирующей последовательности с частотой f . На второй вход устройства подается подстраиваемая импульсная последователь- 50 ность с частотой Н-f, где

N N„. Н ; N, — коэффициент пересчета делителя 3; N — коэффициент пересчета делителя 2.

Импульсы с выхода первого делителя 2 частоты с частотой f подаются на второй вход фазового дискриминатора 1 и на выход устройства. В фазо97 2 вом дискриминаторе 1 происходит сравнение фаз импульсной последовательности f и синхроимпульсов f„ При наличии рассогласования фаз на одном из выходов фазового дискриминатора

1 в зависимости от знака рассогласования появляется импульсный сигнал, поступающий ча соответствующий вход первого усредняющего реверсивного счетчика 9. Последний обеспечивает ранномерную без скачков обработку рассогласования фаз импульсов частоты и f в случае наличия флуктуации фазы импульсов f из-за шумов в линии связи или возникновения импульсных помех, т.е. сигнал на выходе перного усредняющего реверсивного счетчика 9 появляется только при устойчивом расхождении фазы импульсов с фазой синхроимпульсов f, когда на один из входов первого усредняющего реверсивного счетчика 9 приходит постоянно больше импульсов с фазового дискриминатора 1, чем на другой. Импульсы с того или иного выхода первого усредняющего реверсивного счетчика 9 поступают на соответствующий вход первого блока 4 добавления-вычитания, на тактовый нход которого с выхода второго делителя 3 частоты приходит подстраиваемая импульсная последовательность с частотой Ы .f; В ,первом блоке 4 добавления-вычитания происходит синхронизация импульсов

N<-f относительно синхроимпульсов f так, что сигнал f на выходе первого делителя 2 имеет ту же фазу, а следовательно, и частоту, что и синхроимпульсы Гс Сигнал частотой f получается из сигнала частотой N,-f путем деления в первом делителе 2 частоты. Синхронизация последовательности N . f происходит путем добавления в эту последовательность импульсов или их исключения из этой последовательности в первом блоке 4 добавле" ния-вычитания под действием управляющих импульсных сигналов, приходящих от первого усредняющего реверсивного счетчика 9, величина (количество импульсов) и знак (выход счетчика 9) которых равна величине и знаку фазового расхождения импульсов f и Г

При агом изменяются частота и фаза импульсов, f и, следовательно, частота и фаза импульсов f на выходе первого делителя 2. Причем фаза изменяется дпскр;-тно, величина дискрета равна

3 13160

Таким образом, фазовый дискриминатор 1, первый усредняющий реверсивный счетчик 9, первый блок 4 добавления-вычитания и первый делитель 2 частоты составляют первое статичес- 5 кое звено подстройки частоты, которое обеспечивает фазирование импульсов

f относительно импульсов f с точносс тью до дискрета подстройки, равного г1г 4г.. Даггное звено работает TQJIhKo 10 при наличии эталонных синхроимпульсов f на первом входе устройства.

Астатическое звено подстройки частоты работает следующим образом.

Управляющие импульсные сигналы с 15 выхода первого усредняющего реверсивного счетчика 9 поступают на второй усредняющий реверсивный счетчик 10, где происходит дополнительное усреднение этих сигналов во времени. При 20 этом, если величина и знак сигнала на входе второго усредняющего реверсивного счетчика 10 пропорциональны величине и знаку фазового расхождения импульсов Й и fc, то величина и 25 знак сигнала на выходе счетчика 10 пропорциональны первой производной по времени величины и знака фазового ассогласования импульсов f и f,ò.е. скорости расхождения фаз или разнос- 30 ти этих частот. Таким образом, астатическое звено подстройки должно скорректировать фазовое расхождение импульсов f u f, вызванное неравенством этих частот (их действительг.ых 35 значений) .

Сигналы с выходов счетчика второго усредняющего раверсивного счетчика

10 поступают через первый 11 и второй

12 элементы запрета, в качестве которых могут быть использованьг элементы ИЛИ, на соответствующие входы первого коммутирующего реверсивного счетчика 6. Выходные сигналы перво45 го усредняющего реверсивного счетчика 9 поступают через первый 13 и второй 14 элементы И на соответствующие входы второго коммутирующего реверсивного счетчика 7. Выходы перво50 го 6 и второго 7 коммутирующих реверсивных счетчиков подключены к соответствующим информационным входам преобразователя 8 код — частота. Последний, в зависимости от кода, записанного в первый 6 и второй 7 коммутирующие реверсивные счетчики, вырабатывает импульсные сигналы, поступающие на соответствующие входы

97 4 второго блока э добавчения-вычитания

В нем частота выходных импульсов oTIр®деляется из соотношения

f

М пр

К = lag2

ГГ 2 2 где f — частота сигналов на выходе ггр преобразователя 8 код-частота, I частота импульсов на тактовом входе преобразователя 8 код-частота, являющемся третьим входом устройства;

m — значение числа, код которого присутствует на информационных входах преобразователя 8 код-частота, М вЂ” максггмальгго возможггое из этих чисел при данной разрядности преобразователя

8 код — частота.

Знак выходного сигнала преобразователя, т.е. с какого выхода преобразователя 8 код †часто идет сигнал на второй блок 5 добавления-вычитания, определяется состояггием старшего разряда первого 6 и второго 7 коммутирующего реверсивных счетчиков.

При включении питающих напряжений блок 17 обнуления вырабатывает единичный импульсньпг сигнал небольшогг длительности, которьпг производит начальную установку разрядов первого

6 и второго 7 коммутирующих реверсивных счетчиков, при которой с выхода преооразователя 8 код — частота поступают импульсы с частотой следования, близкой к нулю. При этом на выходах третьего 15 и четвертого 16 элементов И присутствует сигнал уровня логического H0", который открывает для прохождения сигналов первого 1i второго 12 элементов запрета и закрывает первый 13 и второй 14 элементы И.

После включения питания в случае присутствия на первом входе устройства синхроимпульсов f ггагггггается фазовая подстройка иьгпульсов с выхода второго делителя 2 частоты (выход устройства) под синхроимпульсы fc в статическом звене автоподстройки частоты. При этом с того шггг иного выхода счетчика 9 начинают поступать импульсные сигналы. Разря;гггость счетчика 9 выбирается из соотггопгеггггя

1316097 где Т вЂ” период следования импульсов на выходе первого делителя

2 частоты;

4 — дискрет подстройки фазы импульсов в первом блоке 4 до- 5 бавления-вычитания;

N — коэффициент пересчета пер2 вого делителя 2 частоты.

Импульсы поступают с выходов третьего 15 и четвертого 16 элементов И, 10 сигналы коррекции проходят на соответствующие входы первого коммутирующего реверсивного счетчика 6 через второй усредняющий реверсивный счетчик 10 и открытые первый 11 и второй 15

12 элементы запрета. Во втором усредняющем реверсивном счетчике 10 частота импульсов с выхода первого усредняющего реверсивного счетчика 9 усредняется во времени с целью добить-20 ся ее пропорциональности разности частот (f — f ), в то время как частота импульсов на выходе первого усредняющего реверсивного счетчика 9 пропорциональна начальному расхошде- 25 нию фаэ импульсов с выхода первого делителя 2 частоты и синхроимпульсов

Разрядность второго усредняющего реверсивного счетчика 10 определяется из соотношения 30

К10 1ОК2 Ю (f — f ) К У где ЬС вЂ” дискрет подстройки фазы нм- 35 пульсов в первом блоке 4 добавления-вычитания; — частота импульсов на выходе первого делителя 2 частоты; 40

f — частота синхроимпульсов с на первом входе устройства;

N — коэффициент пересчета первого делителя 2 частоты.

Величина dС дискрета подстройки 45 выбирается из учета требуемой точнос ти подстройки и чувствительности аппаратуры,стоящей на выходе устройства.

При установке всех разрядов первого коммутирующего реверсивного счетчика 6 в "1" или "0", что соответствует сдвигу частот (f — f ), превышающему 1 Гц, на выходах третьего 15 и четвертого 16 элементов И появляется сигнал логической " 1", так как эти элементы открыты логической "1" с выхода блока 18, которая там установилась при включении питающего напряжения.

Разрядность первого коммутирующего реверсивного счетчика 6 выбирается иэ условия где вЙ„„„ — минимально возможное расхождение частот f u f

Логическая "1" с выходов третьего

15 и четвертого 16 элементов И закрывает первый 11 и второй 12 элементы запрета и открывает первый 13 и второй 14 элементы И для прохождения импульсов. При этом сигнал с соответствующего выхода первого усредняющего реверсивного счетчика 9, минуя второй усредняющий реверсивный счетчик 10 и первый коммутирующий реверсивный счетчик 6, следует на соответствующий вход второго коммутирующего реверсивного счетчика 7, т.е. сигнал с выхода первого усредняющего реверсивного счетчика 9 без дополнительного усреднения поступает на вход второго коммутирующего счетчика 7, управляющего старшими разрядами преобразователя 8 код-частота. Таким образом происходит ускоренная запись в первый 6 и второй 7 коммутирующие реверсивные счетчики числа, пропорционального расстройке (f — f ) ° Разрядность счетчика второго коммутирующего реверсивного выбирается из условия

К = 1оК йй д + 1 где df„«, — максимально возможное расхождение частот f и Е .

Число, записанное в первом 6 и втором 7 коммутирующих реверсивных счетчиках, определяет частоту корректирующих сигналов с того или иного выхода преобразователя 8 код -частота, а выход преобразователя 8 код— частота, с которого идет сигнал (знак коррекции), определяется старшим разрядом числа, записанного в первом 6 и втором коммутирующих реверсивных счетчиках.

В случае, когда происхоДит перерегулирование, т.е. число, записанное в первом 6 и втором 7 коммутирующих реверсивных счетчиках, после ускоренной подстройки такое, что характеризует расстройку (f — f.„), боль

13160 шую чем она есть на самом деле, изменяется знак сигнала на выходе первого усредняющего реверсивного счетчика 9 и, следовательно, на выходе второго усредняющего реверсивного счетчика 10. Это приводит к тому, что на выходе блока 18 появляется сигнал логического "0" (фиг. 3), который закрывает элементы И 15 и 16 для сигнала ускоренной подстройки. 10

При этом прекращается прохождение импульсов с первого усредняющего реверсивного счетчика 9 на вход второго коммутирующего реверсивного счетчика 7 (заканчивается грубая уско- 15 ренная подстройка) и начинают проходить импульсы на вход первого коммутирующего реверсивного счетчика 6 с выхода второго усредняющего реверсивного счетчика 10 (снова начинается 20 точная подстройка частот, характерная для расхождения f — f с 1 Гц).

Но теперь импульсы проходят на другой вход первого коммутирующего счетчика 6, чем в начале подстройки (по- 25 менялся знак сигнала),число в первом коммутирующем реверсивном счетчике 6 уменьшается до тех пор, пока число, записанное в счетчиках 6 и 7, не станет наиболее точно характеризовать 30 расхождение частот (f — fс), в этом случае подстройка заканчивается и число изменяется только в диапазоне

+1 младшего разряда счетчика 6.

В схеме блока 18 (фиг. 2) при включении напряжения питания второй

RS-триггер 21 устанавливается в "0" по прямому выходу, а Э-триггер 27 в

"1" по прямому выходу (фиг. 3). Предположим, что расхождение Š— Г имеет положительный знак (принято условно), тогда на S-вход RS-триггера 19 начинают поступать импульсы с соответствующего выхода второго усредияющего реверсивного счетчика 10 (фиг.

3a). При этом первый импульс устанавливает первый RS-триггер 19 в "1" по прямому выходу (фиг. 3a) и в "0" по инверсному (фиг. Зг). Кроме того, входной импульс проходит через первый элемент ИЛИ 20 (фиг. Зв) íà Sвход второго RS-триггера 21 (фиг.Зи).

На выходах (прямом и инверсном) первого RS-триггера 19 и на прямом вы55 ходе второго RS-триггера 21 стоят формирователи 22, 23 и 25 коротких импульсов, формирующие короткие импульсы из положительных перепадов по97 8 тенциала на их входе (из "0" в "1").

Первый импульс на первом входе данного блока вызывает появление такого короткого импульса на выходах формирователей 23 и 25, так как на прямых выходах RS-триггеров 19 и 21 перепад из "0" в " 1" (фиг. Зд, ж, и, к) .

Импульс с выхода формирователя 23 проходит через второй элемент ИЛИ 24 (фиг. З,э) на С-вход Р-триггера 27, но не вызывает изменения его состояния (появление "0" на прямом выходе), так как íà S-вход этого триггера приходит импульс с выхода формирователя 25, прошедший через третий элемент ИЛИ 26 (фиг. Зк, м) . На все последующие входные сигналы того же знака RS-триггеры 19 и 21, а следовательно, и весь блок 18 управления не реагируют. Теперь, пусть происходит перерегулирование, и импульсы начинают поступать с другим знаком, т.е. на другой (второй) вход блока с другого выхода второго усредняющего реверсивного счетчика 10 (фиг. З,б).

Это приводит к тому, что первый импульс другого знака (пусть "минус" условно) изменяет состояние первого

RS-триггера 19, в данном случае устанавливает его по R-входу в "0" по прямому выходу и в "1" по инверсному.

В этом случае короткий импульс появляется на выходе формирователя 22 и, пройдя через второй элемент ИЛИ 24, изменяет состояние D-триггера 27 на противоположное (фиг. Зг-ж, л,м).

При этом происходит запирание третьего 15 и четвертого 16 элементов И для прохождения сигнала разрешения ускоренной грубой подстройки и начинается точная отработка перерегулирования в первом коммутирующем реверсивном счетчике 6.

После того, как в счетчиках 6 и 7 установится число, точно характеризующее расстройку (f — f ), возможен вновь переход на быструю подстройку частоты.

В предлагаемом устройстве разрядность преобразователя 8 код — частота определяется так же, как в известном из соотношения

1о8 — — --- — — = К +K -2

8щN .zt, ь 7 где д҄— дискрет подстройки фазы импульсов во втором блоке 5 добавления-вычитания.

9 1316097

Тогда величину частоты импульсов, поступающих на тактовый вход преобразователя 8 код — частота, f можно определить из соотношения с

2 8 к

10

btr

bti

bt„

Величина дискрета д t, выбирается из соотношения

Сигналы коррекции с выхода преоб15 раэователя 8 код — частота поступают на соответствующий вход второго блока 5 добавления-вычитания, в котором под действием этих сигналов происходит синхронизация импульсов частоты (N, N )f9 приходящих от подстраивае20 мого генератора на второй нход устройства, под фазу импульсов f путем добавления или вычитания импульсов из последовательности (М Ä.N<)f. Далее импульсы с выхода второго блока 5 добавления-вычитания на вход делителя 3 частоты. Последний имеет коэффициент пересчета М,, поэтому на его выходе частота импульсов равна N

Соотношение между М „ и,.N> выбирается из пропорции

На этом замыкается астатическое звено фазовой автоподстройки частоты.

При непрерывном поступлении на первый вход устройства синхроимпульсов

f подстройка выходной частоты устрой0 с ства f под f практически осуществляется статическим звеном, т.е. частота корректирующих импульсов с выхода первого усредняющего реверсивно45

ro счетчика 9 и дискрет подстройки первого блока 4 добавления-вычитания

btz обеспечивают фаэовую синхронизацию последовательностей f u f

В этом случае в астатическом зве50 не подстройки в счетчиках 6 и 7 записывается число, пропорциональное расстройке (f — ft), причем, если (f — f ) (1 Гц, то число записывается только в первом коммутирующем ре55 версивном счетчике 6. С выхода преобразователя 8 код †часто идут корректирующие импульсы во второй блок

5 добавления-вычитания, но корректирующая роль этого звена в таком режиме невелика, так как оснонную роль выполняет ускоренная фазов я подтройка частоты в первом блоке 4 добавления-вычитания.

В случае, когда после некоторого времени работы синхроимпульсы отключаются от первого входа устройства (автономный режим работы), основную роль начинает играть астатическое звено подстройки, так как статическое звено н этом случае не работает, поскольку отсутствуют сигналы с выхода фазового дискриминатора 1. В этом случае в счетчиках 6 и 7 запоминается число, пропорциональное расстройке (f — f ) накануне отключения синхроимпульсон, и с выхода преобразователя 8 код — частота продолжают идти корректирующие сигналы соответствующей частоты (величина пропорциональна

f — f ) и знака на вход нторого блока 5 добавления-вычитания, где и происходит фазоная антоподстройка частоты f под f Точность подстройки частоты зависит в этом случае только от стабильности частоты f, так как частота импульсов коррекции с выхода преобразователя 8 код — частота точно совпадает с расстройкой f — f накас нуне перехода н автономный режим.

Предлагаемое устройство в автономном режиме может работать поэтому гораздо более длительное время, чем известное. При этом расстройка частот компенсируется с большей точностью, что дает воэможность использовать предлагаемое устройство в высокоточных системах синхронизации, работающих в автономном режиме, например, в мобильных хранителях времени.

Таким образом, за счет применения в известном устройстве компенсации сдвига частот дополнительного блока управления и новых связей становится возможным увеличить время работы устройства без внешней синхронизации с сохранением фазового рассогласования в пределах допуска и тем самым увеличить автономность работы устройства, а это, в свою очередь, делает возможным применение его н высокоточных системах синхрон:зации, например в мобильных хранителях времени.

Ф о р мула и з о б р е т ения

1. Устройство компенсации сдвига частот по авт. сн. h 843270, о т

13160 личающееся тем, что, сцелью повышения точности компенсации сдвига частот, в него введен блок формирования управляющих импульсов, первый и второй входы которого соеди5 иены с соответствующими выходами второго усредняющего реверсивного счетчика, третий выход — с выходом блока обнуления, а выход — с дополнительным входом третьего и четвертого эле-1Р ментов И.

2. Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок формирования управляющих импульсов содер- 15 кит первый RS-триггер, входы которого являются первым и вторым входами блока формирования управляющих импульсов и соединены с входами перво97 12

ro элемента ИЛИ, а выходы через первый и второй формирователи коротких импульсов подключены к входам второго элемента ИЛИ, выход которого подключен к С-входу D-триггера, D-вход которого подключен к инверсному выходу D-триггера, прямой выход которого является выходом блока формирования управляющих импульсов, а к S-входу

D-триггера подключен выход третьего элемента ИЛИ, первый и второй входы которого подключены соответственно к R-входу второго Rs-триггера, являющемуся третьим входом блока формирования управляющих импульсов, и через ретий формирователь коротких импульсов к выходу второго RS-триггера, S-вход которого соединен с выходом первого элемента ИЛИ.

1316097

Составитель И.Грацианская

Редактор О.Головач Техред Л.Олийнык Корректор А.Зимокосов

Заказ 2373/57 Тирах 638 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ухгород, ул. Проектная, 4