Устройство для приема сигналов с однократной относительной фазовой манипуляцией

 

Изобретение может использоваться для передачи цифровой информации. Цель изобретения - повьшение помехоустойчивости . Устройство содержит блок 1 согласования, D-триггер 2, блок 3 сравнения, инверторы 4, 14, 17, 18, г-р 5 тактовых импульсов, .блок 6 управления, блоки 7 и 8 памяти , детектор 9 несущей, эл-ты И 10, 11, 16, счетчик 12, зл-т И-НЕ 13, RS-триггер 15, эл-т 2 И-ИЛИ-НЕ 19. Для нейтрализации помех используются эл-ты И 10 и 11, счетчик 12, срабатывающий по положительным перепадам на входах, эл-т И-НЕ 13, инвертор 14 и RS-триггер, срабатывающий при наличии низкого уровня на одном из входов . Эти эл-ты как бы реализуют ревер сив ньй счетчик-защелку, к-рый управляется сигналом с блока 3 и имеет две обратные связи. В п.2 ф-лы дается устр-во блока 3. В п.З ф-лы дается устр-во блока 6. 2 з.п. ф-лы. 2 ил. i (Л 00 9д

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

А1 (19) SU ill) (с0 Н 04 L 27/22

ОПИСАНИЕ ИЗОБРЕТЕНИЯ г г-;

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3959070/24-09 (22) 02.10.85 (46) 15.06.87. Бюл. В 22 (71) Управление пожарной охраны

ГУВД исполкомов Ленинградского областного и городского Советов народных депутатов (72) Ю.А.Кудинов (53) 621.394.62(088.8) (56) Авторское свидетельство СССР и 1054923, кл. Н 04 L 27/22, 1983. (54) УСТРОЙСТВО ДЛЯ ПРИЕМА СИГНАЛОВ

С ОДНОКРАТНОЙ ОТНОСИТЕЛЬНОЙ ФАЗОВОЙ

МАНИПУЛЯЦИЕЙ (57) Изобретение может использоваться для передачи цифровой информации.

Цель изобретения — повьппение помехоустойчивости. Устройство содержит блок 1 согласования, D-триггер 2, блок 3 сравнения, инверторы 4, 14, 17, 18, г-р 5 тактовых импульсов, .блок 6 управления, блоки 7 и 8 памяти, детектор 9 несущей, эл-ты И 10, 11, 16, счетчик 12, зл-т И-НЕ 13, RS-триггер 15, эл-т 2 И-ИЛИ-НЕ 19.

Для нейтрализации помех используются эл-ты И 10 и 11, счетчик 12, срабатывающий по положительным перепадам на входах, эл-т И-HE 13, инвертор 14 и RS-триггер, срабатывающий при наличии низкого уровня на одном из входов. Эти эл-ты как бы реализуют реверсивный счетчик-защелку, к-рый управляется сигналом с блока 3 и имеет две обратные связи. В п.2 ф-лы Р

IO дается устр-во блока 3. В п.3 ф-лы дается устр-во блока 6. 2 з.п. ф-лы.

2 ил.

С:

1 13

Изобретение относится к радиотехнике и может быть использовано для передачи цифровой информации.

Цель изобретения — повышение помехоустойчивости.

На фиг.1 изображена структурная электрическая схема предлагаемого устройства; на фиг.2 — структурная электрическая схема блока управления.

Устройство содержит блок 1 согласования, D-триггер 2, блок 3 сравнения, первый инвертор 4, генератор 5 тактовых импульсов, блок 6 управления, блоки 7 и 8 памяти, детектор 9 несущей, первый и второй эпементы И

10 и 11, счетчик 12, элемент И-HE 13, второй инвертор 14, RS-триггер 15 и третий элемент И 16.

Блок 3 состоит из инверторов 17 и 18 и элемента 2И-ИЛИ-НЕ 19.

Блок 6 управления состоит из инвертора 20, первого триггера 21, элемента И 22, второго триггера 23 и счетчиков 24 и 25.

Устройство работает следующим образом.

Входной сигнал подают на блок 1 согласования с линией и преобразуют в прямоугольные импульсы.

Рассмотрим случай когда частота несущего колебания принимаемого сигнала равна скорости передачи посылок„ а манипуляция фазы производится в момент начала периода несущего колебания.

Особенностью сигнала является наличие врезок", вызванных присутст-. вующими в линии помехами. Эти "врезки могут появляться в любой момент времени на фронтах или в середине импульсов и приводят при демодуляции сигнала к ошибкам.

Устройство для приема сигналов с однократной относительной фазовой манипуляцией осуществляет цифровую обработку сигнала. Управление работой устройства происходит с помощью блока 6 управления, на вход которого поступают тактовые импульсы от генератора 5. Частоту следования этих импульсов выбирают много большей частоты несущего колебания принятого к сигнала, а именно f „,„= 2 например f „= 512 f »„. Эти импульсы, пройдя через инвертор 20 и триггер 21 блока 6 управления, поступают, будучи поделенными на два, на счетный вход D-триггера 2, на ин17682 2 формационный вход которого подают сигнал с выхода блока 1 согласования с линией. В-триггср 2 производит привязку входного сигнала к положительным фронтам импульсов, поступающих на его счетный вход.

С выхода D-триггера привязанныгйй к тактовой частоте сигнал поступает на один из входов блока 3 сравнения, на другой вход которого подают сигнал с объединенных выходов блоков памяти 7 и 8„ На вход блоков памяти.

7 и 8 поступают сигналы с выхода

D-триггера 2„ Блоки памяти 7 и 8 осуществляют задержку сигнала на время, равное длительности посылки принимаемого сигнала., Для этого блоки памяти

7 и 8 работают поочередно: один — на запоминание, другой — на считывание.

Переключение режима работы производится через время, равное длительности посылки принимаемого сигнала, и определяется работой триггера 23 блока 6 управления и счетчиками 24 и 25, включенными последовательно и работающими циклично. Счетчики 24 и 25 задают также адрес ячеек блоков памяти

7 и 8. Согласно принятой тактовой частоте счетчики 24 и 25 выполнены четырехразрядньгми, что соотвстствует делению посылки входного сигнала на

256 дискрет. Счетные импульсы на вход счетчика 24, срабатывающего по отрицательному фронту BxopHhIx импульсов., и на вход разрешения выборки блоков памяти 7 и 8 поступают с инверсного выхода триггера 2 1. В результате адреса меняются синхронно с привязкой входного сигнала, а именно под положительный фронт тактовых импульсов, поступающих на счетный вход

D-триггера 2, тогда как запись и считывание производятся в блоках памяти

7 и 8 под отрицательный фронт этих же импульсов., т.е. в середине дискре-. ты, когда значения адреса и сигнала на входе уже установились.

Таким образом блок 3 сравнения производит сравнение сигнала с выхода D-триггера 2 и задержанного сигнала с объединенного выхода блоков па-. мяти 7 и 8. Блок 3 сравнения реализует функцию равнозначности, т.е. при совпадении сигналов на входе на выходе появляется 1 .

Предлагаемое устройство позволяет нейтрализовать воздействие помех.

Для этого используются элементы И 10

1317682

3 и 11, счетчик 12, срабатывающий по положительным перепадам на входах, элемент И-НЕ 13, инвертор 14 и RSтриггер 15, срабатывающий при нали.— чии низкого уровня на одном из входов. Все эти элементы как бы реализуют реверсивный счетчик-защелку, который управляется сигналом с выхода блока 3 сравнения и имеет две обратные связи. Импульсы, поступающие 10 на входы счетчика-защелки с выхода блока 6 управления, формируются в блоке 6 управления при помощи инвертора 20, триггера 21 и элемента И 22 таким образом, чтобы они совпадали 15 с последней четвертью дискреты, так как к этому времени значение сигнала сравнения, поступающего на соответствующие входы элементов И 10 и 11 уже установится. При разрешении блоком 3 20 сравнения сложения импульсов, поступающих с выхода блока управления, он складывает их до определенного значения, например до 64 (четверть посылки входного сигнала), выдает на выходе уровень "1" и запирает свой вход сложения сигналом обратной связи сложения с выхода элемента И-НЕ 13. В случае разрешения блоком 3 сравнения вычитания счетчик-защелка, сохраняя вы- 30 ходное состояние "1", вычитает из 64, дает разрешающий уровень в обратной связи сложения, а при достижении нулевого состояния и поступлении очередного импульса меняет свое состоя- 35 ние на инверсное (255), закрывая вход вычитания сигналом обратной связи вычитания с выхода инвертора 14 и устанавливая на своем выходе "О".

При этом для работы устройства без- 40 различно начальное состояние счетчика 12. Так, при включении он может стать в положение между 64 и О. В этом случае открыты оба входа счетчика, а так как на вход устройства 45 ничего не поступает, то текущий и задержанный сигналы совпадают, в результате сравнения разрешено прохождение счетных импульсов на вход вычитания и, вычитая, реверсивный счет-50 чик досчитает до нуля и самоустановится.

При появлении в линии несущей на выходе устройства появлется ложный символ, так как на блок 3 сравнения еще не поступает соответствующий задержанный сигнал с объединенных выходов блоков памяти 7 и 8.

Для устранения этого в схему введены детектор 9 несущей (частоты) и элемент И 16. Детектор 9 несущей (частоты) при появлении сигнала в линии формирует сигнал наличия несущей в линии, который, поступая на второй вход элемента И 16, разрешает прохождение сигнала с выхода RS-триггера 15 на выход устройства. Детектор

9 несущей (частоты) может быть выпол-, нен в виде последовательно соединенных типовых амплитудного детектора, интегратора и компаратора. При этом постоянную интегрирования выбирают такой, чтобы сигнал на втором входе элемента И 16 появился только через время, большее полутора длительностей посылки принимаемого сигнала.

Пусть на входе устройства вначале присутствует неманипулированное несущее колебание и пусть выбран вариант когда при этом сигнал сравнения. разрешает счетчику-защелке вычитание.

Тогда счетчик 12 находится. в положении 255, вход на вычитание закрыт сигналом обратной связи вычитания с выхода инвертора 14. При обнаружении манипуляции фазы несущего колебания инверсный сигнал сравнения разрешает счетчику-защелке сложение. При поступлении первого импульса на вход сложения счетчик 12 принимает положение О, снимает запрещающий уровень в обратной связи вычитания и, досчитав до 64, закрывает вход на сложение сигналом обратной связи сложения с выхода элемента И-HE 13. При появлении в сигнале сравнения "врезки" разрешается вычитание, снимается saпрещающий потенциал в обратной связи сложения и идет вычитание из 64. Но так как длительность "врезки" меньше одной четвертой посылки, то счетчик 12 не доходит до положения О, а по окончании "врезки" опять досчитывает до 64 и закрывает вход на сложение сигналом обратной связи сложения.

В результате такой обработки сигналов получаем воздействующие на входы RS-триггера 15 сигналы, которые формируют на его выходе сигнал, не содержащий в себе "врезок".

Формула изобретения

1. Устройство для приема сигналов с однократной относительной фазовой 5 131 манипуляцией, содержащее блок согласования, генератор тактовых импульсов, блок управления, блок сравнения, первый инвертор, два элемента И, вто— рой инвертор, выход которого соединен с R-входом RS-триггера, о т л и ч а— ю щ е е с я тем, что, с целью повышения помехоустойчивости, в него введены детектор несущей,, D-триггер, два блока памяти, счетчик, элемент

И-НЕ и третий элемент И, причем выход блока согласования соединен с

D-входом D-триггера, С-вход которого соединены с первым выходом блока управления, вход которого соединен с выходом генератора тактовых импульсов, второй выход блока управления соединен с первым входом первого блока памяти, третий выход блока управления соединен с первым входом второго блока памяти, четвертый и пятый выходы блока управления соединены соответственно с объединенными вторыми и объединенными третьими входами первого и второго блоков памяти, четвертые входы которых соединены с выхо-. дом D-триггера, подключенным к первому входу блока сравнения, второй вход которого соединен с выходами первого и второго блоков памяти, выход блока сравнения через первый инвертор соединен с первым входом первого элемента И, второй вход которого соединен с выходом элемента И-НЕ, подключенным к S-входу RS-триггера, выход которого соединен с первым входом третьего элемента И второй вход которого соединен с выходом детектора несущей, вход которого соединен с входом блока согласования, выход второго инвертора соединен с первым входом второго элемента И, второй вход которого соединен с выходом блока сравнения, третьи входы первого и второго элементов И объединены и соединены с шестым:выходом блока управления, выходы первого и второго эле7б82 ментов И соединены с соответствующими входами счетчика, первый выход которого соецинен с первым входом элемента И-НЕ, второй вход которого соединен с выходом второго инвертора, вход которого соединен с вторым выходом счетчика.

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок срав10 нения состоит из двух инверторов и

1 элемента 2И-ИЛИ-НЕ, причем вход первого инвертора соединен с первым вхадом элемента 2И-ИЛИ-НЕ и является первым входом блока сравнения, вы15 ход первого инвертора соединен с вторым входом элемента 2И-ИЛИ-НЕ, вход второго инвертора объединен с третьим входом элемента 2И-ИЛИ-НЕ и является вторым входом блока сравнения, 2О выход второго инвертора соединен с четвертым входом элемента 2И-ИЛИ-НЕ, выход которого является выходом блока сравнения.

3. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок управления состоит из инвертора, элемента

И, двух триггеров и двух счетчиков, причем вход инвертора объединен с первым входом элемента И и является входом блока управления, выход инвертора соединен с входом первого триггера, прямой выход которого является первым выходом блока управления, инверсный выход первого тригге35 ра соединен с вторым входом элемента

И,, входом первого счетчика и является четвертым выходом блока управления, выходы счетчиков являются пятым выходом блока управления, соответст<0 вующий вход первого счетчика соединен с входом второго счетчика, соответствующий выход которого соединен с входом второго триггера, прямой и инверсный выходы которого являются со45 ответственно вторым и третьим выходами блока управления, шестым выхода" которого является выход элемента И.

1317682

Составитель Н.Лазарева

Редактор A.Ëåæíèíà Техред В.Кадар Корректор Г.Решетник

Тираж 638 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 2437/56

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4