Преобразователь отношения напряжений во временной интервал

 

Изобретение относится к радиотехнике и может быть использовано в измерителях коэффициента стоячей волны в СВЧ-технике. Цель изобретения - расширение функциональных возможностей преобразователя. Для этого в него введены переключатели 13, 14, резистор 15, компаратор 16. Преобразователь также содержит источники I и 2 сигнала, источник 3 опорного напряжения , интегратор 4, состоящий из интегрирующей емкости 5 и усилителя 6, компаратор 7, логическую схему 8, ключ 9, входы 10, 19 логической схемы и ее выходы 11, 12, 17, 18, 20 - 25. Цель достигается за счет измерения следующих параметров входного сигнала в течение одного цикла измерения: отношения напряжений, величины , обратной второму входному сигналу , постоянной времени измерительной цепи, логарифма отношения входных напряжений , логарифма каждого вход- . ного напряжения. 1 з.и. ф-лы, 3 ил. I (Л I2i Z/izzi 236 2«i 4 i г Г t. 5 s выходы устройства Фи&1

СО)ОЭ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (И) (51) 4 G 01 R 19/10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

) 2 3 Ф 5 о

Выходы yempouemSa аиг) ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЭОБРЕТЕНИЙ И ОТКРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3943327/24-21 (22) 20.06.85 (46) 23.06.87. Бюл. 9 23 (71) Центральное конструкторское бюро с опытным производством АН БССР (72) В.А.Серга, А.С.Степаненко, В.В.Максименко и М.П.Захарич (53) 621.317.61(088.8) (56) Авторское свидетельство СССР

У 1150565, кл. G 01 R 19/10, 07.04.83.

Жилинскас P. Ï.Ï. Измерители отно.шения и их применение в радиоизмерительной технике. M.: Советское радио, 1975, с ° 147, рис.4.34. (54) ПРЕОБРАЗОВАТЕЛЬ ОТНОШЕНИЯ НАПРЯЖЕНИЙ BQ ВРЕМЕННОЙ ИНТЕРВАЛ (57) Изобретение относится к радиотехнике и может быть использовано в измерителях коэффициента стоячей вол-. ны в СВЧ-технике. Цель изобретения расширение функциональных возможностей преобразователя. Для этого в него введены переключатели 13, 14, резистор 15, компаратор 16. Преобразователь также содержит источники 1 и 2 сигнала, источник 3 опорного напряжения, интегратор 4, состоящий из интегрирующей емкости 5 и усилителя

6, компаратор 7, логическую схему 8, ключ 9, входы 10, 19 логической схемы и ее выходы 11, 12, 17, 18, 20—

25. Цель достигается эа счет измерения следующих параметров входного сигнала в течение одного цикла измерения: отношения напряжений, величины, обратной второму входному сигналу, постоянной времени измерительной цепи, логарифма отношения входных напряжений, логарифма каждого вход- . С, ного напряжения. 1 э.п. ф-лы, 3 ил.

1 13189

Изобретение относится к области радиотехники и может быть использовано в измерителях коэффициента стоя" чей волны в СВЧ-технике, а также схемах спектрометров и спектрофотометров, Целью изобретения является расширение функциональных возможностей за счет одновременного измерения отношения напряжений, величины, обратной одному из напряжений, логарифма отношения напряжений, постоянной времени измерительной цепи и логарифмов каждого иэ входных напряжений.

На фиг ° 1 приведена структурная схема устройства; на фиг.2 — вариант реализации логической схемы; на фиг.3 — временная диаграмма работы устройства (Т, — Т вЂ” моменты времени срабатывания компараторов, Т вЂ” момент времени появления синхроимпульса).

Устройство содержит первый 1 и второй 2 источники сигнала, источник 25

3 опорного напряжения, интегратор 4, состоящий из интегрирующей емкости 5 и усилителя 6, выход которого соединен с первым выводом интегрирующей емкости 5, подключенной вторым выво- 30 дом к его входу, первый компаратор 7, логическую схему 8 и ключ 9, причем выход интегратора 4 соединен с первым входом первого компаратора 7, второй вход которого подключен к второму 2 источнику сигнала, а его выход подключен к первому 10 входу логической схемы 8, первый ll выход которой подключен к управляющему входу ключа 9, а второй выход является пер- 40 вым 12 выходом устройства. Устройство содержит также первый )3 и второй

14 переключатели, резистор 15, второй компаратор 16, причем первый вход первого переключателя 13 подключен к 45 клемме "минус" первого 1 источника сигнала, клеммой плюс подключенного к первому входу второго переключателя 14, второй вход которого подключен к выходу интегратора 4, первому входу второго компаратора 16 и входу ключа 9, выход которого соединен с входом интегратора 4 и через резистор 15 с выходом второго переключателя 14, управляющий вход которо- 55

ro соединен с третьим 17 выходом логической схемы 8, четвертый 18 выход которой соединен с управляющим входом первого переключателя 13, второй

21 вход которого соединен с источником

3 опорного напряжения, а выход — с вторым входом второго компаратора 16, выход которого подключен к второму !

9 входу логической схемы 8, третий

20 вход которой соединен с шиной синхронизации, а с пятого по девятый

21-25 выходы ее являются выходами устройства, Логическая схема 8 состоит из первого 26, второго 27, третьего 28 и четвертого 29 триггеров, элемента

2И-НЕ 30, элемента 2И 31 линии 32 задержки, первого 33, второго 34 и третьего 35 инверторов, элемента

ЗИ-HE 36 и первого 37, второго 38 и третьего 39 элементов ЗИ, причем третий вход 20 соединен с S-входами второго 27, третьего 28 и четвертого

29 триггеров, второй вход 19 соединен с входом первого инвертора 33, выход которого соединен с вторым вхо-: дом элемента ЗИ-НЕ 36 и R-входом третьего триггера 28, С-входом первого триггера 26 и первым входом элемента 2И-НЕ 30, второй вход которого, через линию 32 задержки соединен с прямым выходом первого триггера 26 инверсный выход которого соединен со своим D-входом, четвертым выходом 18 и вторым входом второго элемента ЗИ

38, первый вход которого соединен с первым входом первого 37 и третьего

39 элементов ЗИ, первым выходом 11 (на ключ 9) и прямым выходом четвертого 29 триггера, R — вход которого соединен с выходом элемента ЗИ-НЕ 36, первый вход которого соединен с вторыми входами первого 37 и третьего

39 элементов ЗИ и инверcHbIM выходом второго триггера 27, прямой выход которого соединен с третьим 17 и шестым 22 выходами, третьим входом второго 38 элемента ЗИ и первым входом элемента 2И 31, второй вход которого соединен с третьим входом элемента

ЗИ-НЕ 36 и выходом второго инвертора 34, вход которого соединен с первым входом 10 н третьим входом первого элемента ЗИ 37, выход которого соединен с седьмым выходом 23 и входом третьего инвертора 35, выход которого соединен с третьим входом третьего элемента ЗИ 39, R-вход второго триггера 27 соединен с выходом элемента 2И-НЕ 30; пятый выход 2) соединен с прямым выходом третьего триггера 28, второй выход 12 — с вы3 13189 ходом элемента 2И 31, восьмой выход

24 — с выходом второго элемента ЗИ

38 и девятый выход 25 — с выходом третьего элемента ЗИ 39.

Устройство работает следующим об5 разом.

В исходном -состоянии до появления синхроимпульса через переключатель

14 резистор 15 подключается к выходу интегратора 4, через ключ 9 обьеди- 10 няются вход и выход интегратора 4, а через переключатель 13 источник 3 опорного напряжения подключен к второму входу компаратора 16.

С момента появления синхроимпульсаf5 (момент То) ключ 9 размыкается, а через переключатель 14 источник 1 сигнала (+U,) подключается к резистору

15. Начинается процесс линейного нарастания выходного, напряжения интег- 20 ратора 4 (П„„ ) и при сравнении его с напряжением источника 3 опорного напряжения (момент T„) на выходе 12 логической схемы 8 формируется сигнал, длительность которого равна 25 (С о )

1 где U — величина опорного напряже. оп ния источника 3;

R — величина сопротивления ре- 30 зистора 15;

С вЂ” величина интегрирующей емкости 5.

В момент времени Т срабатывает компаратор 16 и через инвертор 33 возвращает триггер 28 в исходное состояние, а на прямом выходе его получаем сигнал, длительность которого пропорциональна величине, обратной первому сигналу. Линия 32 задержки не дает возможности изменения состояния триггера 27 в момент переходного процесса, так как триггер 26 меняет свое состояние, переключатель 13 под— ключает вход компаратора 16 к обратной полярности источника 1 и он возвращается в исходное состояние.

В момент времени Т происходит сравнение выходного сигнала интегратора с напряжением (U<) второго источника 2. Компаратор 7 вырабатывает сигнал и на выходе элемента 31 формируется сигнал, длительность которого равна

Устройство вернулось в исходное

40 состояние и готово к следующему циклу измерения.

Формула изобретения

50 .55 (RC) 1

В момент времени Т произойдет сравнение выходного сигнала интегра21 4 тора 4 с напряжением первого источника 1. Этот момент фиксирует компаратор 16, который своим сигналом возвращает триггер 27 в исходное состояние, меняет состояние триггера 26 и запрещает прохождение сигнала на выход 22, при этом на выходе 22 формируется сигнал с длительностью

= RC.

Через переключатель 13 выход интегратора 4 через резистор 15 подключается к своему входу, Начинается процесс экспоненциального разряда емкости 5.

В момент времени Т произойдет сравнение выходного сигнала интегратора 4 с напряжением второго 2 источника сигнала. Этот момент фиксируется компаратором 7, а на выходе элемента 37 формируется сигнал, длительность которого равна

at< = -КСРп (U< /U, ) °

В момент Т через переключатель

13 к входу компаратора 16 подключается источник 3 опорного напряжения, в момент Т произойдет сравнение вы5 ходного напряжения интегратора 4 с напряжением источника 3 опорного напряжения. Этот момент фиксирует компаратор 16 и возвращает устройство в исходное состояние, запрещая прохождение сигналов на выходы 24 и 25.

На выходе 24 формируется сигнал длительностью

RCkn ((1/Uo, ) - U,) а на выходе 25

at& RCPn ((1 U„) 1. Преобразователь отношения напряжений во временной интервал, содержащий первый и второй источники сигнала, источник опорного напряжения, интегратор, состоящий из интегрирующей емкости и усилителя, выход которого соединен с одним из выводов интегрирующей емкости, подключенной вторым выводом к его входу, первый компаратор, логическую схему и ключ, причем выход интегратора соединен с первым входом первого компаратора, второй вход которого подключен к второму источнику сигнала, а выход соединен с первым входом логической схе92! 6

ЗИ причем третий вход логической cxej мы соединен с $-входами второго, третьего и четвертого триггеров, второй вход соединен с входом первого инвертора, выход которого соединен с вторым входом элемента ЗИ-НЕ и R-входом третьего триггера, С-входом первого триггера и первым входом элемента 2И-НЕ, второй вход которого через линию задержки соединен с прямым выходом первого триггера, инверсный выход которого соединен со своим

D-входом, четвертым выходом логической схемы и вторым входом второго элемента ЗИ, первый вход которого соединен с первыми входами первого и третьего элементов ЗИ, первым выходом логической схемы и прямым выходом четвертого триггера, R-вход которого соединен с выходом элемента

ЗИ-HE первый вход которого соединен с вторыми входами первого и третьего элементов ЗИ и инверсным выходом второго триггера, прямой выход которого соединен с третьим и шестым выходами логической схемы, третьим входом второго элемента ЗИ и первым входом элемента 2И, второй вход которого соединен с третьим входом элемента

ЗИ-НЕ и выходом второго инвертора, вход которого соединен с первым входом логической схемы и третьим входом первого элемента ЗИ, выход которого соединен с седьмым выходом ло5 гической схемы и входом третьего инвертора, выход которого соединен с третьим входом третьего элемента ЗИ, R-вход второго триггера соединен с выходом элемента 2И-НЕ, пятый выход

0 логической схемы соединен с прямым выходом третьего триггера, второй выход — с выходом элемента 2И, восьмой выход — с выходом второго элемента ЗИ и девятый выход — с выходом

5 третьего элемента ЗИ.

5 1318 мы, первый выход которой подключен к угравляющему входу ключа, а второй выход является первым выходом преобразователя, отличающийся тем, что, с целью расширения функцио- 5 нальных возможностей за счет одновременного измерения отношения напряжений, величины, обратной одному из напряжений, логарифма отношения напряжений, постоянной времени измеритель- 10 ной цепи и логарифмов обоих входных напряжений, в него введены первый и второй переключатели, резистор, второй компаратор, причем первый вход первого переключателя подключен к 15 клемме "минус" первого источника сиг. нала, подключенного клеммой "плюс" к первому входу второго переключателя, второй вход которого подключен к выходу. интегратора, первому входу вто- 20 рого компаратора и входу ключа, выход которого соединен с входом интегратора и через резистор с выходом второго переключателя, управляющий вход которого соединен с третьим выходом логической схемы, четвертый выход которой соединен с управляющим входом первого переключателя, второй вход которого соединен с источником оПорного напряжения, а выход — с вто- 3 рым входом второго компаратора, выход которого подключен к второму входу логической схемы, третий вход которой соединен с шиной синхронизации, а с пятого по девятый выходы ее явля-З ются с второго по шестой выходами преобразователя соответственно.

2. Преобразователь по п.1, о т л и ч а ю шийся тем, что логи— ческая схема состоит из первого, вто- 4 рого, третьего и четвертого триггеров, элемента 2И-НЕ, элемента 2И, линии задержки, первого, второго и третьего инверторов, элемента ЗИ-НЕ и первого, второго и третьего элементов 4

131892 1

21

72 а

lip/ />

П Ь/Фр

ntг

25 и2

2f

22 т т„т т, ri фиа3

Составитель И.Мостовый

Техред М.Ходанич Корректор А.Обручар

Редактор Л.Гратилло

Заказ 2505/38 Тираж 730 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Рауыская наб., д.4/5

Производственно-полиграфическое предприятие, r.Óærîðîä,óë.ÏðîåêòíàR,4 а г 1/иа

О

17

n0q