Триггер

 

Изобретение относится к импульсноГ технике, а именно к устройствам с двумя устойчивыми состояниями, может быть использовано в цифровых интегральных микросхемах с инжекционным нитанием. 1Де, изобретения - уменьшение потребляемо мощности. Устройство содержит транзисторы I и 2, с инжекционным питанием первого типа проводимости, транзисторы 35 первого типа проводимости, транзисторы 7 9 второго типа проводимости. Для достижения поставленной цели в устройство введены транзисторы 6 и 10 соответственно первого и второго типов проводимости. 1 ил. (ВЯ , , : WW I |ЗРЭК«1. IQD ГС 01 )4.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (gg 4 Н 03 К 3/286

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCKOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4013848/24-21 (22) 30.01.86 (46) 23.06.87. Бюл. № 23 (72) С. В. Касаткин, И. И. Лавров, В. И. Громов и П. В. Ястребов (53) 621.3?4 (088.8) (56) Агаханян Т. N. Интегральные микросхемы. — М.: Энергоатомиздат, 1983, с. 397, рис. 8.22.

Авторское свидетельство СССР № 1150734, кл. Н 03 К 3/286, 1983.

ÄÄSUÄÄ 1319254 А ( (54) ТРИ ГГЕР (57) Изобретение относится и импульсной технике, а именно к устройствам с двумя устойчивыми состояниями, может быть использовано в цифровых интегральHûx миhðосхемах с инжекционным питанием. 11eзь изобретения — уменьшение потребляемой мощности. Устройство содержит транзисторы 1 и 2, с инжекционным питанием lleðвого типа проводимости, транзисторы 3 5 первого типа проводимости, транзисторы 7

9 второго типа проводимости. 1,ля достижения поставленной цели в устройство введены транзисторы 6 и 10 соответственно первого и второго типов проводимо Tè.

1 ил.

1319254

Изобретение относится к импульсной технике, а именно к устройствам с двумя устойчивыми состояниями, и может быть использовано в цифровых интегральных микросхемах с инжекционным питанием.

Пель изобретения — уменьшение потребляемой мощности.

На чертеже приведена принципиальная электрическая схема триггера.

Триггер содержит первый и второй транзисторы 1 и 2 с инжекционным питанием, первый, второй, третий и четвертый транзисторы 3 — 6 первого типа проводимости, первый, второй, третий и четвертый транзисторы 7 — 10 второго типа проводимости, первый коллектор и база транзистора

1 подключены соответственно к базе и первому коллектору транзистора 2, вторые коллекторы транзисторов 1 и 2 подключены соответственно к первому и второму выходам 11 и 12 триггера, а базы — соответственно к первым коллекторам транзисторов 3 и 4, эмиттеры которых подключены к первому входу 13 синхронизации, а базы — соответственно к коллекторам транзисторов 7 и

8, эмиттеры которых подключены к второму входу 14 синхронизации триггера, а базы— соответственно к вторым коллекторам транзисторов 3 и 4, третий коллектор транзистора 3 подключен к базе транзистора 4, третий коллектор которого подключен к базе транзистора 3, а четвертый коллектор подключен к информационному входу !5 триггера и базе транзистора 5, первый коллектор которого подключен к базе транзистора 7, а эмиттер — к базе транзистора 9, коллектор которого подключен к базе транзистора 5, база и коллектор транзистора 10 подключены соответственно к эмиттеру и базе транзистора 6, первый коллектор которого подключен к базе транзистора 8, второй коллектор — к базе транзистора 2, а база — к четвертому коллектору транзистора 3 и второму коллектору транзистора 5, третий коллектор которого подключен к базе транзистора 1, эмиттеры транзисторов 5 и 6 подключены к первому входу 13 синхронизации, а эмиттеры транзисторов 9 и 10 — к второму входу 14 синхронизации триггера.

Триггер может работать при парафазном управлении по входам !3 и 14 синхронизации. Однако наиболее простым и экономичным способом является управление только одним видом синхросигнала, поэтому рассмотрим работу триггера при управлении по одному из входов синхронизации.

В случае использования входа 13 в качестве входа синхронизации триггера вход

14 через резистор подключается к источнику напряжения (+1,0 В и выше) . При значении сигнала на входе 13, равном логической «1» (управляющий данным входом

И вЂ” Л-транзистор закрыт), транзисторы 3—

6 находятся в режиме включения с оборван5

55 ными эмиттерами, т. е. заперты, и не влияют на состояние транзисторов 1 и 2, триггер хранит информацию. Транзисторы 7 — 10 находятся в режиме включения с оборванными базами, т. е. тоже заперты.

Следовательно в режиме хранения триггер не потребляет тока «о входу 14, и потребляемая мощность триггера в этом режиме определяется потребляемой мощностью тран. зисторов 1 и 2.

При поступлении на вход 13 сигнала логического «0» (управляющий этим входом транзистор открывается и насыщается) эмиттеры транзисторов 3 — 6, а также базы транзисторов 9 и 10 через управляющий транзистор заземляются. Транзисторы 9 и 10 открываются. Если при этом сигнал на входе 15 равен логическому «О», то коллекторный ток транзвстора 9 ответвляется из базы транзистора 5, последний заперт и не влияет на состояние транзисторов 1, 3, 6 и 7. Важной особенностью является то, что транзисторы 3 и 7, а также транзисторы 4 и 8 имеют пробивные напряжения выше значения напряжения источника, к которому подключен вход 14. Поэтому пара транзисторов 3 и 7 остается в закрытом состоянии.

Коллекторный ток транзистора 10 поступает в базу транзистора 6, вызывая его отпирание, транзистор 6 входит в режим насьпцения. Базы транзисторов 8 и 2 через транзистор 6 и управляющий входом 13 транзистор заземлены. Транзистор 8 открыт, ток его коллектора втекает в базу транзистора 4, вызывая его отпирание. Транзистор 4 входит в режим насыщения, его коллекторы шунтируют базы транзисторов

2, 3, 5 и 8, отключая триггер от информационного входа, ответвляя токи коллектора транзистора 9 и базы транзистора 2.

Так как транзистор 6 открыт и насыщен, то он вызывает запирание транзистора 2, на выходе 12 и на базе транзистора 1 образуется сигнал логической «1», ток инжектора втекает в базу транзистора 1, вызывая его отпирание, на коллекторах транзистора 1, а следовательно, на выходе 11 образуется сигнал логического «О», т. е. триггер устанавливается в состояние, когда на выходе 11 присутствует сигнал логического «О», а на выходе 12 — логическая «1». Связь одного из коллекторов транзистора 4 с базой транзистора 2 является избыточной и служит для повышения надежности работы триггера.

Если при поступлении логического «О» на вход 13 сигнал на входе 15 равен логической «1», то коллекторный ток транзистора 9 поступает B базу транзистора 5, вызывая его отпирание, транзистор 5 входит в режим насыщения, его коллекторы шунтируют базы транзисторов 1, 6 и 7.

Коллекторный ток транзистора 0 ответвляется транзистором 5 из базы транзисто3(9254

Фор.чула изобретения

1

3 ра 6, последний заперт и не влияет на состояние транзисторов 2, 4 и 8. Базы транзисторов 6 и 7 через транзистор 5 и управляюший входом 3 транзистор заземлены. Транзистор 7 открыт, ток его коллектора втекает в базу транзистора 3, вызывая его отпирание. Транзистор 3 входит в режим насыщения, его коллекторы шунтируют базы транзисторов 1, 4, 6 и 7.

Для более надежной работы триггера целесообразно известными путями (например, перекос токов инжекторов) сделать включение транзистора 5 более быстрым, чем включение транзистора 6. Так как транзистор 5 (в первый момент). а затем и транзистор 3 (на все время действия синхросигнала) открыты и находятся в режиме насыщения, то ток инжектора ответвляется из базы транзистора 1, вызывая его запирание, на выходе 11 и на базе транзистора

2 образуется сигнал логической «1», ток инжектора втекает в базу транзистора 2, вызывая его отпирание, на коллекторах транзистора 2, а следовательно на выходе 12, образуется сигнал логического «О», т. е. триггер устанавливается в состояние, когда на выходе ll присутствует сигнал логической «1»,а на выходе 12 — логический «О».

Причем, если теперь сигнал на входе !5 изменяется на логический «О», то, так как транзистор 3 шунтирует базы транзисторов

6 и 7 и базу транзистора 1, состояние транзисторов 7 и 8, а также транзисторов

1, 2, 3, 4 и 6 не изменяется.

При значении синхросигнала, равном логическому «О», триггер хранит информацию.

Таким образом, при управлении по входу

l3 информационный сигнал передается на выходы 11 и 12 только при поступлении на вход 3 отрицательного перепада напряжения, т. е. григгер при таком управлении выполняет функцию 0-триггера с динамическим синхровходом.

При использовании входа 14 в качестве тактового входа триггера вход 13 подключается к общей шине (заземляется), а вход

14 может быть подключен либо к управляемому, либо к неуправляемому источнику тока. Наиболее простым является второй способ управления.

Рассмотрим вариант, когда вход 14 подключен через источник тока к источнику напряжения, причем источник тока направлен от источника напряжения к входу 14.

При значении тактового сигнала, равном логическому «О», ток источника тока, подключенного к входу 14, ответвляется в управляющий этим входом И-Л-транзистор. Транзисторы 7 — 10 обесточены, а следовательно, заперты, поэтому транзисторы 3 — 6 также заперты и не влияют на состояние транзисторов 1 и 2. Триггер хранит информацию.

При поступлении на вход 14 сигнала логической «1» (т. е. положительного перепала тактового сигналя ) ток источника, подключенного к вхолу 14. вызывает отпирание транзисторов 9 и 10, одного из транзисторов 5 или 6 (» зависимости от сигнала ня вхоле 15), зятем и олного из транзисторов 7 или 8, а затем одного из транзисторов 3 или 4, т. е. трипер работает так же как и при использовании входа 13 в качестве тактового вхола триггера, только в случае управления по входу 14 триггера срабатывает по положительHому перепаду напряжения.

Снижение потребляемой мощности достигается за счет того, что в режиме хранения триггер потребляет могцность, равную только потребляемой мощности двух И Лвентилей, и так как в предложенной схеме отсутствует резистивный элемент, то лля нее возможно снижение напряжения питания ло

l,0 В, что дает дополнительно снижение потребления мошности в режиме хранения на 15 — 20о „

Снижение потребляемой мощности лостигается без ухудшения;Ièíàìè÷åñêè параметров известного триггера.

Триггер, содержащий лва транзистора с инжекционным питанием первого типа проводимости, три транзистора первого типа проволимости и три транзистора второго типа проводимости, первый коллектор и база первого транзистора с инжекционным питанием подключены соответственно к базе и первому коллектору второго транзистора с инжекционным питанием, вторые коллекторы первого и второго транзисторов с инжекцHDHHblì питанием подключены соответственно к первому и второму выходам триггера, а базы — соответственно к первым коллекторам первого и второго транзисторов первого типа проводимости, эмиттеры которых подключены к первою входу синхронизации триггера, а базы соответственно подключены к коллекторам перво .о и второго транзисторов второго типа проводимости, эмиттеры которыx полклlo÷åèû к второму входу синхронизации триггеры, а базы соответственно подключены к вторым коллекторам первого и второго транзисторов первого типа проводимости, третий коллектор первого транзистора первого типа проводимости подключен к базе второго транзистора первого типа проводимости, третий коллектор которого подключен к базе первого транзистора первого типа проводимости, а четвертый коллектор подключен к информационному входу триггера и базе третьего транзистора первого типа проводимости, первый коллектор которого полключен к базе первого транзистора второго типа проводимости, а эмиттер — к базе третьего транзистора второго типа проводимости, коллектор которого подключен к базе третьего транзис)319254

Составитель А. Янов

Редактор О. Юрковецкая Техред И. Верес Корректор И. Муска

Заказ 2529 54 Тираж 901 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 тора первого типа проводимости, отличаюи4ийся тем, что, с целью уменьшения потреб ляемой мощности, в него введены четвертый транзистор первого типа проводимости и четвертый транзистор второго типа проводимости, база и коллектор которого подключены соответственно к эмиттеру и базе чет вертого транзистора;,первого типа проводимости, первый коллектор которого подключен к базе второг т фнзистора второго типа проводимости,.втор й1 коллектор — к базе 10 второго транзистора с инжекционным питанием, а база подключена к четвертому дополнительному коллектору первого транзистора первого типа проводимости и второму дополнительному коллектору третьего транзистора первого типа проводимости, третий дополнительный коллектор которого подключен к базе первого транзистора с инжекционным питанием, эмиттеры третьего и четвертого транзисторов первого типа проводимости подключены к первому входу синхронизации триггера, а эмиттеры третьего и четвертого транзисторов второго типа проводимости — к второму входу синхронизации триггера.