Генератор последовательности импульсов

 

Изобретение может быть использовано в системах автоматики и вычислительной техники. Цель изобретения - расширение функциональных возможностей устройства . Генератор содержит элементы И 2...4, триггер 5, генератор 1 опорной частоты, адресный счетчик 9 и элемент ИЛИ 11. Введение элемента НЕ 8, блока 10 памяти и блоков 6 и 7 формирования дискрета паузы и импульса соответственно увеличивает диапазон изменения длительности формируемых импульсов и пауз последовательности. 2 ил. S / - СО ю кэ 00 Л N 10 (Pu2.1

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

ÄÄSUÄÄ 1322428

А1 (51) 4 Н 03 К 3/72, 3/64

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTGPCHOMV СВИДЕТЕЛЬСТВУ

Риг.1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4026559/24-21 (22) 25.02.86 (46) 07.07.87. Бюл. № 25 (72) Б. К. Александров, Н. P. Карпов, А. Д. Паламарчук и В. К. Чепалов (53) 621.374 (088.8) (56) Авторское свидетельство СССР № 949786, кл. Н 03 К 3/72, 1980. (54) ГЕНЕРАТОР ПОСЛЕДОВАТЕЛЬНОСТИ ИМПУЛЬСОВ (57) Изобретение может быть использовано в системах автоматики и вычислительной техники. Цель изобретения — расширение функциональных возможностей устройства. Генератор содержит элементы

И 2...4, триггер 5, генератор 1 опорной частоты, адресный счетчик 9 и элемент

ИЛИ 11. Введение элемента НЕ 8, блока 10 памяти и блоков 6 и 7 формирования дискрета паузы и импульса соответственно увеличивает диапазон изменения длительности формируемых импульсов и пауз последовательности. 2 ил.

1322428

?5

Изобретение относится к импульсной технике и может быть использовано в системах автоматики и вычислительной техники для генерирования программируемой импульсной последовательности с широким диапазоном изменения импульсов и пауз.

Целью изобретения является расширение функциональных возможностей генератора за счет увеличения диапазона изменения длительностей формируемых импульсов и пауз последовательности.

На фиг. 1 предс авлена структурная схема генератора последовательности импульсов; на фиг. 2 — структурная схема блока формирования дискрета (импульса или паузы).

Генератор последовательности импульсов содержит (фиг. 1) генератор 1 опорной частоты, элементы И 2 — 4, триггер 5, блок 6 формирования дискрета паузы, блок

7 формирования дискрета импульса, элемент HE 8, адресный счетчик 9, блок 10 памяти, элемент ИЛИ 11, входные шины

12 и 13, причем выход генератора 1 подключен к первым входам элементов И 3 и 4, вторые входы которых подключены к выходу триггера 5, третий вход первого элемента

И 3 подключен к выходу элемента НЕ 8 и к второму счетному входу блока 6, вход синхронизации которого подключен к первому входу третьего элемента И, к выходу адресного счетчика 9 и к входу синхронизации блока 7, первый счетный вход которого подключен к выходу второго элемента И 4, третий вход которого соединен с вторым счетным входом блока 7, с входом элемента НЕ 8 и выходом блока 10. адресные входы которого соединены с разрядными выходами адресного счетчика 9, счетный вход которого через элемент ИЛИ 11 соединен с выходами блоков 6 и 7, при этом выход третьего элемента И 2 подключен к первому входу триггера 5.

Пример выполнения блоков 6 и 7 формирования дискрета паузы и импульса представлен на фиг. 2, каждый из которых содержит делитель 14 с переменным коэффициентом деления (ДПКД),блок 15 памяти и адресный счетчик 16, причем выходы делителя 14 и адресного счетчика 16 подключены к входам блока 15 памяти.

Адресный счетчик 16 производит отсчет по входу 15 перепадов напряжения типа 1 — О.

Генератор последовательности и мпульсов может работать в двух режимах: в режиме непрерывной генерации, т. е. формируемая структура последовательности многократно тиражируется с периодом, равным длительности этой структуры, и в режиме внешней синхронизации, т. е. по каждому внешнему импульсу синхронизации генератор однократно формирует структуру заданной последовательности.

В режиме внешней синхронизации генератор работает следующим образом.

В исходном состоянии устройства на выходе блока 10 наблюдается низкий уровень напряжения, на шине 13 устройства — высокий уровень, открывающий элемент И 2, на выходе триггера 5 — — низкий уровень напряжения, блокирующий прохождение опорных импульсов генератора 1 через элементы И 3 и 4, в ДПКД 14 блока 7 формирования дискрета импульса записан код

N4, пропорциональный одному дискрету первого формируемого импульса последовательности, т. е. код, определяющий продолжительность удержания адресов ячеек блока 10 памяти, с которых считываются единичные символы для формирования первого импульса.

В ДПКД 14 блока 6 формирования дискрета паузы записан код N>i, пропорциональный одному дискрету первой формируемой паузы последовательности, т. е. код, определяющий время удержания адресов ячеек блока 10 памяти, с которых считываются нулевые символы для формирования первой паузы последовательности. В блоках

15 памяти блоков 6 и 7 формирования дискретов импульсов и пауз записана соответственно информация о длительностях дискретов формирования каждого из импульсов и каждой паузы последовательности. В блоке 10 в виде нулей и единиц записана информация о структуре формируемой последовательности. Длительности нулевых и единичных символов задаются соответствующими блоками 6 и 7 формирования дискретов в зависимости от порядкового номера формируемого импульса или паузы.

С приходом по шине 12 устройства внешнего синхронизирующего импульса триг

rep 5 переводится в другое устойчивое состояние, при котором на выходе этого триггера 5 формируется высокий уровень напряжения. Элемент И 4 закрыт низким уровнем напряжения с выхода блока !О, и опорная частота с генератора 1 через него не проходит. Элемент И 3 положительным перепадом напряжения с триггера 5 и высоким уровнем напряжения с выхода элемента HE 8 открывается для прохождения импульсов опорной частоты на блок 6 формирования дискрета паузы, т. е. на ДПКД 14 этого блока. Импульсами опорной частоты уменьшается до нуля код N„, в ДПКД 14, пропорциональный одному дискрету первой формируемой паузы. Когда код в ДПКД 14 уменьшится до нуля, на его выходе формируется короткий импульс, который передним фронтом через элемент ИЛИ

11 увеличивает на единицу первоначальный код адресного счетчика 9. По новому адресу к выходу блока 10 подключается новая соответствующая ячейка памяти.

1322428

Если в этой ячейке записан нуль, то на выходе блока 10 остается низкий уровень напряжения, что свидетельствует о продолжении формирования первой паузы. Задним фронтом короткого импульса с выхода блока 6 формирования дискрета паузы в ДПКД

14 этого блока записывается из блока 15 памяти опять код N„!, пропорциональный одному дискрету первой формируемой паузы.

Элемент И 3 остается открытым, и импульсы опорной частоты продолжают поступать на блок 6 формирования дискрета паузы, уменьшая в его ДПКД 14 код N„i до нуля.

При нулевом коде ДПКД 14 опять на выходе блока 6 формируется второй короткий импульс, который передним фронтом через элемент ИЛИ 11 увеличивает на единицу код адресного счетчика 9. По новому адресу к выходу блока 10 памяти подключается ячейка памяти. Если в этой ячейке записана единица, на выходе блока 10 памяти формируется высокий уровень напряжения, что свидетельствует об окончании формирования первой паузы, состоящей из двух нулевых символов, и о начале формирования первого импульса последовательности. Высоким уровнем напряжения с выхода блока l0 памяти открывается элемент И 4 и через элемент НЕ 8 закрывается элемент И 3.

Перепад напряжения на выходе элемента HE 8 поступает также на блок б формирования дискрета паузы, вход адресного счетчика 16. Отрицательный перепад напряжения изменяет первоначальный код адресного счетчика 16 на единицу. По новому адресу на выходе блока 15 памяти сформируется код Х,, пропорциональныи дискрету второй паузы формируемой последовательности. Этот код N„y записывается в ДПКД 14 задним фронтом второго коротко"o импульса с выхода блока 6 формирования дискрета паузы. Таким образом, блок б формирования дискрета паузы подготовлен к формированию второй паузы с дискретностью, пропорциональной коду N., а импульсы опорной частоты начинают поступать на вход блока 7 формирования дискрета импульса т. е. íà его ДПКД 14.

Записанный в ДПКД 14, код N„! уменьшается до нуля. При обнулении ДПКД !4 на выходе блока 7 формирования дискрета импульса формируется короткий импульс, который передним фронтом через элемент

ИЛИ 11 увеличивает на единицу код адресного счетчика 9. По новому адресу к выходу блока 10 памяти подключается новая ячейка памяти. Если в этой ячейке записан нуль, на выходе блока 10 памяти формируется низкий уровень напряжения, который отключает канал формирования единичного дискрета (элементы 4 и 7! и включает канал формирования нулевого дискрета (элементы 3 и б). Отрицательный перепад напряжения на входе блока 7 формирования дискрета импульса изменяет первоначальный код адресного счетчика 16 на единицу. По новому адресу на выходе блока 15 памяти формируется код N„, пропорциональный дискрету второго импульса формируемой последовательности. Этот код записывается в ДПКД 14 задним фронтом короткого импульса с выхода блока 7 формирования дискрета импульса.

Таким образом, формируется пауза, состоящая из дву.. нулевых символов длительностью по 1х1„, T. каждый, и импульс, состоящий из одного едипичнога символа длительностью N, Т,где Т. — период следования импульсов опорной частоты генератора 1. Далее процесс формирования последовательности импульсов и пауз происходит аналогично. Осуществив перебор всех адресов, па которым в ячейках блока 10 памяти записывается информация о структуре формируемой последовательности, адресныр„счетчик 9 формирует короткий по длительности импульс переполнения, поступающий через открытый элемент И 2 на триггер 5 я устанавливающий ега в исходное состояние, .та свидетельствует об окончании формчравания заданной последовательности. С приходом следующего импульса синхронизации процесс формирования заданной последовательности повторяется.

Для перевода устройства в режим непрерывной генерации необходима падкпючить шину 13 к источнику низкого уровня напряжения. Устройства начинает работать с поступлением на шину !2 короткого пускового импульса, который устанавливает на выходе триггера 5 высокий уровень напряжения. Это приводит к тому, чта элемент И 2 закрывается я импульс переполнения, сформированный адресным счетчиком

9 после опроса всех ячеек блока 1О памяти, не устанавливает триггер 5 в исходное состояние. После переполнения адресный счетчик 9 снова начинает перебирать адреса ячеек блока !0 памяти с первой до последней, т. е. до переполнения. Импульс переполнения адресного счетчика 9 устанавливает в исходное состояние и адресные счетчики 19 блоков формирования дискретав импульса 7 и паузы 6.

Пря этом в ДПКД !4 блока 7 формирования дискрета импульса записывается код Х„;, пропорциональный одному дяскреTV первого формируемого импульса последовательности. В ДПКД 14 блока 6 формирования дискрета паузы записывается код N«, пропорциональный одному днскрету первой формируемой паузы последовательности.

Далее процесс формирования последовательности импульсов я пауз многократно

-пазтаряется.

1322428

Составитель В. Чижов

Редактор Н. Лазаренко Техред И. Верес Корректор A. Зимокосов

Заказ 2876/53 Тираж 901 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Рау шская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Формула изобретения

Генератор последовательности импульсов, содержащий элемент ИЛИ, адресный счетчик, три элемента И, генератор опорной частоты, выход которого подключен к первым. входам первого и второго элементов И, вторые входы которых подключены к выходу триггера, отличающийся тем, что, с целью расширения функциональных возможностей, в него введены элемент НЕ, блок памяти, блок формирования дискрета паузы и блок формирования дискрета импульса, причем выходы первого и второго элементов И подключены соответственно к первым счетным входам блоков формирования дискрета паузы и импульса, вторые счетные входы которых подключены к третьим входам первого и второго элементов И соответственно, а входы синхронизации объединены и подключены к первому входу третьего элемента И и к выходу адресного счетчика, разрядные выходы которого подключены к адресным входам блока памяти, выход которого соединен с третьим входом второго элемента И и через элемент задержки с третьим входом первого элемента И, счетный вход адресного счетчика подключен через элемент ИЛИ к выходам блоков формирования дискрета паузы и импульса, а выход третьего элемента И соединен с первым входом триггера.