Устройство для сжатия информации

 

Изобретение относится к области вычислительной техники и может применяться в информационно-измерительных системах для сокращения объема накапливаемой информации. Цель изобретения - повышение информативности . устройства путем увеличения коэффициента сжатия - достигается за счет аппроксимац1ш обрабатываемого сигнала полиномами вплоть до (К-1)-й степени , где N - максимальная степень полинома, описывающего поведение обрабатываемого сигнала на интервале аппроксимации. Устройство содержит коммутаторы 1, 4, регистр 28, формирователь 2 опорных сигналов, арифмет1-гческие блоки 11, 12, блок 10 ключей, интерполятор 13, множитель 5, сумматор 6, преобразователь 7, кода, блок 8 сравнения. 2 з.п, ф-лы. 6 ил. (Л оо ю 4 О 4i Фаг I

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51) 4 G 08 С 5/06 фРP$ р»»)ор „q

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНЯТИЙ (21) 4014091/24-24 (22) 20.01.86 (46) 15.07.87. Бюл. M- 26 (72) 3.Г.Жуковский и Н.Ф.Твердохлебов (53) 621.398(088,8) (56) Авторское свидетельство СССР

11» 780019, кл. G 08 С 19/28, 1978.

Авторское свидетельство СССР

Ф 1146708» кл. G 08 С 15/06» 1983, (54) УСТРОЙСТВО ДЛЯ СЖАТИЯ ИНФОРМАЦИИ (57) Изобретение относится к области вычислительной техники и может применяться в информационно-измерительных системах для сокращения объема накапливаемой информации. Цель изобретения — повышение информативности ° устройства путем увеличения коэффициента сжатия — достигается за счет аппроксимации обрабатываемого сигнала полиномами вплоть до (N 1)-й степени, где N — максимальная степень полинома, описывающего поведение обрабатываемого сигнала на интервале аппроксимации. Устройство содержит коммутаторы 1, 4, регистр 28, формирователь 2 опорных сигналов, арифметические блоки 11, 12, блок 10 ключей, интерполятор 13, умножитель

5, сумматор 6, преобразователь 7, кода, блок 8 сравнения. 2 з.п. ф-лы.

6 ил.

132404

Изобретение относится к вычислительной технике и может применяться в информационно-измерительных системах для сокращения объема накапливаемой и обрабатываемой информации.

Целью изобретения является повышение информативности устройства.

На фиг. 1 приведена структурная схема устройства для сжатия информации; на фиг. 2 — функциональная схе- 10 ма арифметического блока; на фиг.3— функциональная схема интерполятора; на фиг. 4 — функциональная схема блока памяти констант; на фиг. 5 — таблицы с примерами расчетных выраже- f5 ний, положенных в основу работу устройства; на фиг, 6 — функциональная схема коммутатора 1, Устройство для сжатия информации содержит коммутатор 1, формирователь 20

2 опорных сигналов, регистры 3 -3,, коммутатор 4, умножитель 5, сумматор

6, преобразователь 7 кода, блок 8 сравнения, блок 9 памяти констант,„ блок 10 ключей, арифметические блоки 25

11 и 12 и интерполятор 13.

Формирователь 2 опорных сигналов содержит элемент 14 задержки, счетчик

15, элемент И 16, элемент ИЛИ 17, формирователь 18 импульсов, триггер

19, элемент И 20, счетчик 21, блок

22 сравнения, элемент 23 задержки, элемент ИЛИ 24, элемент 25 задержки, генератор 26 импульсов, элемент 27 задержки и регистр ?8.

Арифметический блок 11(12) содержит (фиг. 2) группы умножителей 29

29 и сумматоры 30о-30 .

Интерполятор 12 содержит (фиг. 3) 7 2 жения (координат сообщения) используются сложные ддя реализации операции численного интегрирования произведения отсчетов сигнала (дискретных измерений) на полиномы Чебышева дискретной переменной, а восстановление аппроксимирующего полинома осуществляется путем непосредственного вычисления значений суммы ряда Чебышева, в предлагаемом устройстве для определения координат сообщения используются заранее полученные простые для технической реализации вычислительные выражения в виде линейной комбинации отсчетов сигнала с постоянными коэффициентами, а для восстановления аппроксимирующего полинома используется его интерполяция по методу цифрового дифференциального анализатора (разностного анализатора) с применением конечных разностей, определяемых также в виде линейной комбинации отсчетов обрабатываемого сигнала, Такой подход позволяет упростить конструкцию вычислительных машин (арифметических), блоков устройства и использовать в его составе простые и широко используемые в практике программного управления интерполяторы.

Необходимые вычислительные выражения получаются следующим образом, Пусть обрабатываемый сигнал f(t) задан на интервале аппроксимации (О,Т) T=Il„ своими равностояшими по времени через период i отсчетами f

Й,...,К„,, Восстанавливая сигнал f(t) ее ° у е на интервале (0,11 ) при помощи интерl поляционного полинома Лагранжа, его можно представить в виде

dpp с10, е с иdОН

ll ° 1. .ll

1 1

f(t)=

f (t) Т (— -1)

2t

Т т

V=-o

Т сумматоры 31„ 31 „, ключи 32О 32 „ и 0 элементы 33 -33„,„ задержки, Блок 9 памяти констант содержит (фиг, 4) регистры 34 н 35, дешифраторы 36 и 37, регистры 38О-38 и 39o—

39к,у

Первый коммутатор 1. содержит (фиг, 6) регистр 40 и коммутирующие элементы 41 -41 <.

Устройство работает следующим образом, 5Q

Принцип действия устройства основан на разложении обрабатываемого сигнала в ряд по ортогональным полиномам Чебьппева и восстановлении аппроксимирующего полинома с оценкой его уклонения от реального сигнала в равномерной метрике.

В отличие от прототипа, в котором для определения коэффициентов разлогде с1 . — коэффициенты, определенные при восстановлении сигнала () °

Подстановка полинома Лагранжа в выражение для определения коэффициента разложения в ряд Чебьппева Ч„ (координат сообщения

f C j) =f ()-1)+ (j )

07(j)= (12+>2() 12() 12 (1)+213() f (j)=a +a„j+...+а„1 а =V -V +Ч -V

6 О 1 2 3 >

V 9 а = -"- -2Ч + — V

2 2 2 3

Чг

2 -ЗЧЗ

V3 а=-2

40

55

3 132404 тде Т,() — полином Чебышева первого рода, позволяет выполнить интегрирование по частям и получит выражения для определения координат сообщения в виде линейной комбинации отсчетов обра— батываемого сигнала при различньм значениях интервала обработки (различных значениях N) ° Такие выражения для

N=1,4 приведены в таблице на фиг.5ci.fp

Для восстановления аппроксимирующего полинома f (t) н точках отсчета обрабатываемого сигнала применим аппарат конечных разностей d (j),..., 1 (1), соответствующих значениям про-15 изводных аппроксимирующих полиномон и-й степени (n=o;N-1) в точках отсчеt та j= — (j=O,N) . Подстановка V в

L выражение для восстановления Х"(й) Zp и!

f (t)=M V . Т„(— -I), к=о ! где — символ суммирования ряда, первый член которого берет- 25 ся с весом 1/2, позволяет получить f (t) в виде степенного полинома:

Коэффициенты а,...,а„при этом получаются в виде комбинации V 6,,V .

Например, при п=З коэффициенты а а равны:

Разности Л6 (О)...,Д (0) определяют-ся из выражения

1 Il

Q" (0)=,К (-1)" С.2 à (i-К), к=6 j=p к где С. — биномиальные коэффициенты.

Так, при п=З разности равны:

21 (0)=ap 21"(0)=а„+а +а., Ь (0)=2a +ба ; 21 (0)=ба

В результате получаются выражения для вычисления конечных разностей в виде линейной комбинации отсчетов сигнала в зависимости от разньм значений интервала аппроксимации числа

N и степени аппроксимирующего поли7 4 нома (число n) . Такие выражения лля

n=O,3 N=1,4 приведены в таблице на фиг. 5 .

Использование аппарата конечных разностей позволяет вычислить f (j ) при последовательном увеличении номера точки опроса j н рекурентной форме:

Э 4 ° ° ° ° ° ° ° 4 ° ° ° ° °

Л" Ц) =Л"-"(j-13+>" (0) где й" t07=const, f+ ГО) =д ГО), j >, 1.

Рассмотрим использование предлагаемого подхода в представленном на фиг. 1 устройстве. Вычисленные заранее постоянные коэффициенты перед отсчетами сигнала для определения Чк и Д (О) для выбранных в устройстве, а в общем случае произвольных значений N и и (п=О,N-1) хранятся в блоке

9 памяти констант, Сжатие информации в устройстве включает в себя следующие этапы подготовки данных и устройства в обработке сигнала: определение коэффициентов разложения сигнала в ряд Чебышева (вычисление координат сообщения V- =O,N), восстановления аппроксимирующего полинома в точке отсчета при последовательном понижении его степени с оценкой уклонения от реального сигнала в равномерной метрике и определением необходимого числа коор- . динат сообщения, На этапе подготовки данных и устройства первой коммутатор 1 под управлением по программе заносит в регистры 36,...,3 равноотстоящие по времени и преобразованные в цифровую форму N+1 результатов измерения

О

f обрабатываемого сигнала f(t), поступающего на информационные входы первого коммутатора 1. При этом на первый управляющий :,вход первого I

5 132 ответствующий регистр. Затем в устройство поступает сигнал установки триггера 19 и с оветчика 21 в нулевое состояние (сигналы установки на фиг. не показаны). В нулеBoM сос тоянии триггер 19 запрещает прохождение сигналов с выхода генератора

26 импульсов через элемент И 20, а нулевое состояние счетчика 21 обеспечивает подключение вторым коммутатором 4 выхода регистра 3 к вхоо ду умножителя 5. Затем по четвертому управляющему входу устройства на установочный вход второго регистра

28 и третий управляющий вход блока

9 памяти констант подается число накопленных данных, а на установочный вход счетчика 15 — число И-l, определяющее начальное значение степени и аппроксимирующего полинома.

Занесение настроечной информации в перечисленные блоки осуществляется сигналом запуска, поступающим с первого входа устройства на стробирующие входы счетчика 15, регистра 28 и управляющий вход блока 9 памяти констант.

Сигнал запуска определяет начало этапа обработки данных в устройстве.

При этом по числу обрабатываемых данных N блок 9 памяти констант выдает на вторые входы вторых умножителей 29„. первого арифметического блока ll (N+1) коэффициентов, а на первые входы вторых умножителей 29.

1 поступают соответствующие отсчеты обрабатываемого сигнала с регистров

3. В результате на выходах арифметического блока 11 формируются значения координат сообщения V (K=O,!!), вычисленные в соответствие с выражениями, пример которых приведен на фиг. 5m °

Выходные сигналы арифметического блока 11 поступают на информационные входы блока 10 ключей,.на управляющий вход которого поступает текущий код степени и аппроксимирующего полинома с выхода счетчика 15, определяющий число выдаваемых блоком 10 ключей на информационные выходы устройства координат сообщение V (K=

К

=О,п+1).

По числу обрабатываемых данных N и начальной степени и аппроксимирующего полинома блок 9 памяти. констант выдает на вторые BxopJ I вторых умножителей 29 второго арифметического блока 12 (!1+1)(и+1) коэффициентов

4047 6

f0 !

q0

Д5

"5 для вычисле ния кс ночных разност -.й д (0),, Л ГО !. !la первые входы вторых умножигелей 29; поступают соответственно отсчеты обрабатываемого сигналя с регистров 3 -3, в резульо тате чего ня выходах второго арифметического блока 12 формируются значения разностей д (0)...,,Л (01, поступающие на информационные входы интерполятора 13. Через время, достаточное для срабатывания блока 9 памя" ти констант и арифметических блоков

11 и 12, на выходе второго элемента

27 задержки формируется сигнал, переключающий триггер 19 в единичное состояние,- которое подготавливает элемент И 20 для прохождения через него выходных сигналов генератора 26 импульсов. Через время, достаточное для срабатывания триггера 19, на выходе элемента 25 задержки формируется сигнал, который через элемент ИЛИ 24 поступает на первый управляющий вход интерполятора 13, осуществляя запись в него кодов разностей Д (О), ° ... й"(Oj, В результате на выходс интерполятора i3 появляется код разности

Ь (Oj, соответствующий значению в начале интервала аппроксимации, С выхода коммутатора 4 значение обрабатыва" емого сигнала fz в начале интервала аппроксимации, умноженное умножителем

5 на (-1) поступает на первый вход первого сумматора 6, на второй вход ф которого подается код f to). Разность сигналов f. (0)-f, с выхода сумматора г

6 через преобразователь 7 в абсолютном коде поступает на вход блока 8 сравнения, на другой вход которого поступает с первого выхода блока 9 памяти констант значение допустимой оп|ибки аппроксимации реального сигнала 6лоп.

При (йЕ;!6,!,„на выходе блока 8 сравнения сигнал нс формируется. Поэтому, если в начале интервала ап" проксимации уклонение аппроксимирующего сигнала от реального выходит за пределы допуска (пf D>„„), то сигнал с выхода блока 8 сравнения через первый элемент ИЛИ 17 поступает на вход формирователя 18 импульсов, сигнал с выхода которого переключает триггер

19 в нулевое состояние. Одновременно сигнал с выхо,а элемента ИЛИ 17 поступает на управляющие выходы устройства. По этому сигналу осуществляется считывание координат сообщения V (в данно;; случае K=0,М) с информацион7 13 ных выходов устройства. Если же в на чале интервала аппроксимации Ь f,

f+(2) во второй точке интервала аппроксимации и оценивается его уклонение-в равномерной метрике от реального сигнала и так далее такты интерполяции повторяются до тех пор, пока содержимое счетчика 21 не стане равным N что свидетельствует о том, что при данной текущей степени п(п=М-l) аппроксимирующегополинома

его уклонение во всех- точках интервала аппроксимации от реального сигнала не превышает од . При равенстве содержимого счетчика 21 числу N (содержимому второго регистра 28) на выходе второго блока 22 сравнения формируется сигнал, который через первый элемент 14 задержки по истече нии времени, достаточного для завершения N-ro такта интерполяции, поступает на вычитающий вход счетчика

15, уменьшая его содержимое на единицу, Одновременно выходной сигнал первого элемента 14 задержки поступает на второй вход счетчика 21, устанавливая его в нулевое состояние.

При изменении содержимого счетчика

15 блок 9 памяти коэффициентов и арифметический блок 12 обеспечивают вычисление. значений разностей 5 (01, Ь"(Oj аппроксимирующего полинома (N-2)-й степени начала интервала ап24047 проксимации. Через время достаточное для срабатывания счетчика 15, блока

9 памяти констант и арифметического блока 12; на выходе четвертого элемента 23 задержки формируется сигнал, который через второй элемент ИЛИ 24 поступает на второй управляющий вход интерполятора 13, обеспечивая занесение в него новых значений разностей

10 до(0)...,d"(Oj, формирование на выходе интерполятора 13 начального значения f (О) аппроксимирующего полинома пониженной по сравнению с перво- начальной степени и оценку величины

15 его уклоненияйй, от реального сигнала. Дальнейшее восстановление и про.—

1 верка уклонения аппроксимирующего полинома gf во всех точках j=l N ин1

Ф тервала аппроксимации (цикл обработки) Bb|IIDJIHHeTcÿ аналогично описанному при условии, что величины уклонения не превышает значения 4 „ .

Циклы обработки с последовательным понижением степени аппроксимирующего полинома и продолжаются до тех пор, пока при некоторых текущих значениях и и j не нарушится условие дЕ «с

3 dд,, либо текущее значение и не станет равным нулю и условие df Л* q не будет нарушено при всех значениях j (j=O,N). В последнем случае сигнал обнуления поступает с первого выхода -счетчика 15 на первый вход элет мента И 16, на другой вход которого

35 поступает с выхода второго блока 22 сравнения сигнал окончания цикла интерполяции полиномом нулевой степени.

Выходной сигнал второго элемента И 16 через элемент ИЛИ 17 поступает на управляющий выход устройства, извещая об окончании обработки данных в устройстве. Одновременно выходной сигнал элемента ИЛИ 17 через формирователь 18 импульсов устанавливает в нулевое состояние триггер 19, выходной сигнал которого запирает элемент И 20 для прохождения выходных сигналов генератора 26 импульсов, прекращая тем самым дальнейшую работу устройства

50 вплоть до прихода следующего сигнала его запуска.

Используемый в устройстве интерполятор 13 построен по известному принципу цифрового дифференциального анализатора.

Интерполятор 12 работает следующим образом.

Значения разностей До jO),...,Ë (О)" (п=О,N-1) подаются на информационные

9 13240 входы интерполятора (вторые входы ключей 32.) и заносятся в соответствую1 щие накапливающие сумматора 31;(с одинаковыми индексами с приходом сигнала по первому управляющему входу интер- 5 полятора 13 на объединенные первые входы ключа 32-).

Восстановление во спроизводимо го интерполятором 13 полинома выполняется с приходом каждого канала по второ-,0 му управляющему входу интерполятора

13. При этом i-e накапливающие сумматоры (i=1 11-2) вычисляют с разнесением по времени, определяемому элементами 33 задержки соответствующие зна- 15 чения разностей д |jan g ()) по формулам (1) при каждом значении j а накапливающий сумматор 31, воспроизводит значения аппроксимирующего полинома f (j ), поступающие на выход интерполятора 13, В блоке 9 памяти констант (фиг.4) в каждом из регистров 38 (i=O,N) хранятся по N+I коэффициентов для расчета координат сообщения V, (К=

=09N). Для выборки требуемого набора коэффициентов (регистра 38,) по третьему управляющему входу блока 9 памяти констант на вход третьего регистра 34 поступает код числа обра0 батываемых данных, а по второму управляющему входу блока 9 памяти констант — стробирующий сигнал записи числа N в третий регистр 34, содержимое которого дешифрируется дешифратором 36. Сигнал с выхода, дешифра35 тора 36 поступает на вход выборки соответствующего регистра 38 со}л 1 держимое которого поступает на. второй выход блока 9 памяти констант.

Аналогично выбирается коэффициент для расчета разностей 6 (0). ..,д"tOj, хранящихся в регистрах 39, в каждом иэ которых содержится (И+1)(n+1) констант. Выборка каждого регистра

39 осуществляется выходными сигналами дешифратора 37, входной информацией которого является содержимое регистра 34 (число N) и информация, поступающая по первому управляющему входу блока 9 памяти констант (текущее число n). При этом содержимое выбранного шестого регистра 39 поступает на третий выход блока 9 .памяти констант. В регистре 35 хранится код допустимой ошибки аппроксимации обрабатываемого сигнала Д, которая

Аоп поступает на первый выход блока 9 памяти констант. Регистры 35, 38 и

47 10

39 блока памяти констант легко строятся на многорежимных буферных регистрах (HL>P) типа К589ИР12 с тремя состояниями, эапесение информации (констант) в которые осуществляется при включении блока 9 памяти констант формированием и подачей на их входы синхронизации импульса записи кодов, определенных распайкой установочных входов ИБР (на фиг.. 4 не показаны).

Первый коммутатор 1 (фиг, 6) работает следующим образом.

На,информационные входы первого коммутатора 1 поступает входной код отсчетов сигнала, каждый разряд которого подается на синхрониэирующий вход соответствующего коммутирующего элемента 41. По первому управляющему входу коммутатора на установочный вход регистра 40 подается код номера первого регистра, в который заносится текущий отсчет сигнала. Занесение этого кода в регистр 40 осуществляется поступающим по второму управляющему входу первого коммутатора 1 на синхронизирующий вход регистра 40 сигналом записи, По выходному коду регистра 40 поступающему на управляющие входы коммутирующих блоков, .каждый из них осуществляет подключение сигнала со своего синхронизирующего входа в соответствующий установочный вход (разряд) того регистра

3, номер которого совпадает с содержимым регистра 40. Первый коммутатор при 11=7 легко реализовать на базе микросхем типа К155 ИДЗ, используемых в качестве коммутирующих блоков, Также легко реализуется при И=7 и второй коммутатор 4 на базе микросхем К155 КП7, число которых берется по числу "àçðÿäîâ в коде отсчетов сигнала. Управляющие входы микросхем при этом являются управляющим входом второго коммутатора, а каждый инфор- мационный вход подключен к выводу соответствующего разряда первого регистра 3,.

Преобразователь 7 кода представляет собой обычный преобразователь допалнительного кода в прямой, если на его вход поступает код отрицательного числа.

Таким образом, введение в состав устройства для сжатия информации укаэанных блоков и связей позволяет повысить информативность устройства увеличением коэффициента сжатия ин132ц04 формации «а счет аппроксимации обрабатываемого сигнала полиномами вплоть до (N-1)-й степени, где N — максимальная степень полинома, описывающего обрабатываемого сигнала на интер-5 вале аппроксимации, Кроме. этого, сохраняются информационные признаки поведения обрабатываемого сигнала в равномерной метрике с требуемой точностью, и,,0

Формула изобретения

1. Устройство для сжатия информации, содержащее первый коммутатор, f5 информационные входы которого являются первыми входами устройства, первый управляющий вход — вторым входом устройства, блок ключей, выходы которого являются первыми выходами уст- 20 ройства, умножитель, выход которого соединен с первым входом сумматора, второй коммутатор, блок сравнения, первый арифметический блок, блок памяти констант, первый вход которого объ-,S единен с первым входом формирователя опорных сигналов и является третьим . входом устройства, о т л и ч а ю щ ее с я тем, что, с целью повьппения информативности устройства, в него g0 введены второй арифметический блок, интерполятор, регистры и преобразователь кода, выход которого соединен с первым входом блока сравнения, выход которого соединен с вторым входом формирователя опорных сигналов, первый выход которого соединен с управляющим входом второго коммутатора, выход которого соединен с входом умножителя, второй управляющий вход первого коммутатора объединен с установочными входами регистров и является четвертым входом устройства, выход первого коммутатора соединен с . информационными входами регистров, выходы которых соединены с соответствующими информационными входами арифметических блоков и информационными входами второго коммутатора, выходы первого арифметического блока соединены с соответствующими информационными входами блока ключей, выходы второго арифметического блока соединены с соответствующими первыми входами интерполятора, выход которого соединен с вторым входом сумматора„ первый, второй и третий выходы блока памяти констант соединены соответственно с вторым входом

7 !2 блока сравнения и вторыми информационными входами первого и.второго арифметических блоков, второй и треl тий выходы формирователя опорных сигналов соединены с объединенным вторым входом блока памяти констант и управляющим входом блока ключей и третьим входом блока памяти констант, четвертый и пятый выходы формирователя опорных сигналов соединены с вторым и третьим входами интерполятора, шестой выход формирователя опорных сигналов является вторым выходом устройства.

2. Устройство по п..1, о т л ич а ю щ е е с я тем„ что формирователь опорных сигналов выполнен на триггере, регистре, счетчиках, генераторе импульсов, формирователе импульсов, элементах И, элементах ИЛИ, элементах задержки и блоке сравнения, выход которого соединен через первый элемент задержки с первыми входами первого и второго счетчиков, черезвторой элемент задержки — с первым входом первого элемента ИЛИ и непосредственно с первым входом первого элемента И, выход которого соединен с первым входом второго элемента ИЛИ, выход второго элемента ИЛИ через формирователь импульсов соецинен с первым входом триггера, второй вход которого соединен с выходом третьего элемента задержки, выход триггера соединен с первым входом второго элемента И, второй вход которого подключен к выходу генератора импульсов, выход второго элемента И соединен с

I вторым входом второго счетчика, выход которого соединен с первым входом блока сравнения, второй вход которого соединен с выходом регистра, первый выход первого счетчика соединен с вторым входом первого элемента И, второй выход первого счетчика соединен непосредственно с первым входом реги-тра и входом третьего элемента задержки и через четвертый элемент задержки с вторым входом первого элемента ИЛИ, объединенные вторые входы первого счетчика и регистра и второй вход второго элемента ИЛИ являются соответственно первым и вторым входами формирователя опорных сигналов, выход второго счетчика, третий и второй выходы первого счетчика, выход второго элемента И, выход первого элемента ИЛИ и выход второго элемента ИЛИ янляются соответ1 1"! ственно первым — щестым выходами формирователя опорных сигналон.

3. Устройство по и. 1, о т л ич а ю щ е е с я тем, что арифметический блок выполнен на сумматорах и группах умножителей, выходы которых соединены с соответствующими входа ми соответствующих сумматоров, выходы которых являются соответствующи047 14 ми выходами арифметического блока, перные входы одноименных умножителей каждой группы объединены и являются соответствующими первыми информационными входами арифметического блока, вторые входы всех умножителей объединены и являются вторым информационным входом арифметического блока.

)324047

1324047

Составитель Н.Бочарова

Редактор А.Лежнина Техред И.Попович Корректор И.Муска

Заказ 2967/53

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная,-4

ХЮ

ОЛ7СЧГР?Р

П/8ЮОЛП

КРаЗРЯдУО ОЛ.4

КразрЖу О да 3

И разря6 0бл.3

И 3О3 3Я6Ц 1бл. Зо

К разряду 1бв.3 /(,ДУ,ф иф 1 дЯ,7у

И 303)3йдЦ Я бЛ. dy

И 303 3ЯОЦ8 бЛ. Зр

/,ддгМф Гдл 3,1

Тираж 543 Подписное

БНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5