Устройство для сравнения чисел в системе остаточных классов
Изобретение относится к вычислительной тетхнике. Цель изобретения - расширение диапазона возможной разности сравниваемых чисел. Устройство содержит п (по числу оснований системы остаточных классов) коммутаторов и сумматоров, 2п-2 шифраторов, (п-2) блоков фиксации равенства , элементы ИЛИ и блок анализа, содержащий триггеры, элементы И, ИЛИ, НЕ, ИЛИ-НЕ, И-НЕ. Остатки «i-а„ и PI-рп сравниваемых чисел А и В поступают на входы устройства, затем последовательно вычисляются разности |А-В| в СОК {pi, рг р„-.} и |В-AIX- Блок анализа фиксирует случаи , , либо случаи, когда устройство не может сравнивать А и В, поскольку |А-В| р1р„. 1 з.п.ф-лы, 2 ил. (Л 00 N5 СЛ 4 О5
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (so 4 G 06 F 7/04
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ
Й,t::,;,, ОПИСАНИЕ ИЗОБРЕТЕНИЯ ., д, Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4031498/24-24 (22) 03.03.86 (46) 23.07.87. Бюл. № 27 (72) С. Н. Хлевной, П. Т. Литвиненко, К. М. Сагдеев и В. В. Фомин (53) 681.325.5 (088,8) (56) Авторское свидетельство СССР № 608155, кл. G 06 F 7/04, 1976.
Акушский И. Я., Бурцев В. М., Пак И. Т.
О новой позиционной характеристике непозиционного кода и ее применении — В кн.: Теория кодирования и оптимизация сложных систем.— Алма-Ата: Наука, с. 8 — 16.
Авторское свидетельство СССР № 873237, кл. G 06 F 7/04, 1979
„„SU„„1325460 A 1 (54) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ
ЧИСЕЛ В СИСТЕМЕ ОСТАТОЧНЫХ
КЛАС.CÎВ (57) Изобретение относится к вычислительной тетхнике. Цель изобретения — расширение диапазона возможной разности сравниваемых чисел. Устройство содержит и (по числу оснований системы остаточных классов) коммутаторов и сумматоров, 2п-2 шифраторов, (п — 2) блоков фиксации равенства, элементы ИЛИ и блок анализа, содержащий триггеры, элементы И, ИЛИ, НЕ, ИЛИ-НЕ, И-НЕ. Остатки а — а„и сравниваемых чисел А и В поступают на входы устройства, затем последовательно вычисляются разности IA — В + в СОК (р, р,..., р„ i) и IB — AI +. Блок анализа фиксирует случаи А=В, A(B, А)В либо случаи, когда устройство не может сравнивать А и В, поскольку IA — В )р1р„. 1 з,п.ф-лы, 2 ил.
С:
Ф
Со
Ю
Оч вДь
Cb
1325460
Изобретение относится к вычислительной технике.
Цель изобретения — расширение диапазона области применения за счет увеличения диапазона разности сравниваемых чисел.
На фиг. приведена функциональная схема устройства; на фиг. 2 — схема блока анализа.
Устройство содержит и коммутаторов l i—
1„, где и — количество оснований системы остаточных классов (СОК), две группы шифраторов 2j — 2„j и 3> — 3„>, и сумматоров
4j — 4„, (n — 2) блоков 5> — 5, 2 фиксации равенства. элементы ИЛИ 6--8, блок 9 анализа, и групп входов остатков первого 10 и второго 11 чисел, вход 12 задания порядка сравнений операндов, вход 13 начальной установки, входы 14 и !5 синхронизации, выходы «Равно» 16, «Меньше» 17, «Больше» 18, «Несравнимо» 19. На чертеже обозначены также информационные входы 20—
22 блока 9 анализа.
Блок 9 анализа содержит элементы
И 23 — 29, элементы ИЛИ 30 — 32, элементы
HE ЗЗ и 34, элементы И-НЕ 35 и ИЛИ-НЕ
36, триггеры 37 и 38.
Устройство работает следующим образом.
На входы 10 — 10„и 11j — 11„поступают значения остатков чисел А и В aj — а„и
l)j — р„по основаниям СОК р> — р„. При нулевом сигнале на входе 12 на первом и втором выходах i-го коммутатора (i= — 1,2,...,n)— соответственно а, и Р;, а при единичном— соответственно а, и р;, а при единичном— соответственно р; и а;. Сумматоры 4> — 4„ имеют один суммирующий и два вычитающих входа, причем при нулевом значении на входе 12 на ыходах i-го сумматора— величина Ci=n; — р; — F;, где F; — величина на выходе -го шифратора 2j — 2„1 первой группы, F„=O. При единичном значении на входе 12 C,= ; — а; — F;.
Шифратор 2; (j=1,2,...,n — 1) преобразует остаток 7„=,(а„— „ „„в остаток (у„),„. (или у.=! ; — а;1„„в остаток ()>"I„,). Шифратор 3 преобразует величину C в величину
С „ —, Ipj=IGj х;,„, где х;р. ==1 (modp;).
Перед началом работы сигналом по входу
13 триггеры 37 и 38 устанавливаются в нулевое состояние. На входе 12 — нулевой потенциал, поэтому на выходах шифраторов
3i — 3„ формируются величины
R>=l j — р; — I )а„— р I,, I„; I„. I. если R =R =...=R" =-О, то !А — В!<р„.
Величина
C=IA — BI„„ С=-(А — В),„)pjð„, если A(B, и где Р„=П р;, gl с другой стороны C=lB — А „(р1р„, если A(B, и 5 C=IB — Alp )p pÄ, если А)В. Триггеры 37 38 А=В А<В А)В А несравнимо с В, так как А — В !)р р„ О О О 1 1 О 1 1 Формула изобретения Устройство для сравнения чисел в системе остаточных классов, содержащее и сумматоров, где n — количество оснований системы, три элемента ИЛИ, блок фиксации равенства чисел, выход которого соединен 55 с первым входом первого элемента ИЛИ, отличающееся тем, что, с целью расширения области применения за счет увеличения диапазона разности сравниваемых чисел, в него введены и коммутаторов, две группы Если C= О, то А =В. Если после вычисления А — Bl при нулевом сигнале на входе 12 R =R- =...=R" =0, то на выходах блоков 5j — 5„фиксации равенства, элемента ИЛИ 6 и входе 20 блока 9 анализа — нулевой уровень, на выходе элемента ИЛИ 8 — единичный уровень. После импульса по входу 14 триггер 37 установлен в единичное состояние, что при-! 5 водит к появлению логической единицы на выходе «Больше» 18 устройства. Если, после вычисления А — В р. =R =...=R" =О, то на выходе элементов ИЛИ 6 и 8 — нулевые уровни, что приводит к появлению логической единицы на выходе «Равно» 16 устройства. Если на выходе какого-либо блока 5j— 5„ г сигнал логической единицы, то либо А<В, либо IA — Bl)pip В последнем случае устройство не может определить соотношение чисел А и В. На вход 12 подается сигнал логической единицы, а затем после окончания переходных процессоров — импульс по входу 15. Аналогично, после вычисления IB †A., если R =R =...=R" 0, то на выходе бло3р ков 5i — 5.— г, элемента ИЛИ 6 и зходе 20 блока 9 анализа — нули, на выходе элемента ИЛИ 8 — единица, что после импульса по входу 15 приводит к установке триггера 38 в единичное состояние. После проведения вычисления IA — Bl, и + ï 35 IB — А „„триггеры 37 и 38 указывают на результат сравнения: 1325460 14 р I 4. f9 11р, уигл из (n — 1) шифраторов каждая, (n — 3) блоков фиксации равенства чисел и блок анализа, причем группа входов разрядов i-го остатка первого и второго чисел, где i 1,2,...n, соединены соответственно с первой и второй группами информационных входов i-го коммутатора, первая и вторая группы выходов которого соединены соответ-. ственно с суммирующим и первым вычитающим входами 1-ro сумматора, выходы и-го сумматора соединены е входами второго элемента ИЛИ и с входами всех шифраторов первой группы, выход j-го шифратора первой группы, где j= 1,2,....,(n — 1), соединен с вторым вычитающим входом j-го сумматора, выходы которого соединены с входами 1-ro шифратора второй группы, группа выходов lг-го шифратора второй группы, где lг= 1, 2,...,(n — 2), соединена с первой группой входов k-го блока фиксации равенства, группа выходов (1+1) -го шифратора второй группы соединена с второй группой входов k-го блока фиксации равенства, выход l-го блока фиксации равенства, где 1= 2,3,...,(n — 2) соединен с 1-м входом первого элемента ИЛИ, группа выходов (n — 1)-ro шифратора второй группы соединена с входами третьего элемента ИЛИ, выходы первого, второго и третьего элементов ИЛ И соединены соответственно с первым, вторым и третьим информационными входами блока анализа, вход задания порядка сравнения операндов устройства соединен с управляющими входами всех коммутаторов, вход начальной установки устройства соединен с входом начальной установки блока анализа, первый и второй входы синхронизации устройства соединены соответственно с первым и вторым входами синхронизации блока анализа, выходы «Равно», «Меньше», «Больше», «Несравнимо» которых являются соответственно выходами «Равно», «Меньше», «Больше» и «Несравнимо» устройства. 2. Устройство по п. 1, отличающееся тем, что блок анализа содержит семь элементов И, три элемента ИЛИ, два элемента НЕ, элемент И- — НЕ, элемент ИЛИ вЂ” НЕ и два триггера, причем первый информационный вход блока анализа соединен с первыми входами элемента ИЛИ вЂ” HE, первого и второго элементов И и через первый элемент НЕ с первыми входами третьего и четвертого 1О элементов И, выходы последних соединены с первыми входами соответственно первого и второго элементов ИЛИ, входы которого соединены с входами установки в единичное состояние соответственно первого и второго триггеров, прямые выходы которого соеди15 нены с первыми входами соответственно пятого и шестого элементов И, а также соответственно с первым и вторым входами элемента И вЂ” HE, выход которого соединен с вторыми входами пятого и шестого элементов И, первым входом седьмого элемен20 та И и входом второго элемента НЕ, выходы которого являются соответственно выходами «Больше», «Меньше», «Равно», и «Несравнимо» блока анализа, вход начальной установки блока анализа соединен с 25 входами установки в нулевое состояние первого и второго триггеров, первый вход синхронизации блока анализа соединен с вторыми входами первого и третьего элементов И, второй вход синхронизации блока анализа соединен с вторыми входами второго 30 и четвертого элементов И, второй и третий информационные входы блока анализа соединены соответственно с первым и вторым входами третьего элемента ИЛИ, выход которого соединен с третьими входами третьего и четвертого элементов И и с вторым 35 входом элемента ИЛИ вЂ” НЕ, выход которого соединен с вторым входом седьмого элемента И, выходы первого и второго элементов И соединены с вторыми входами соответственно второго и первого элементов ИЛИ. Составитель В. Горохов Редактор В. Петраш Техред И. Верее Корректор E. Рошко Заказ 31!О/44 Тираж 672 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, )К вЂ” 35, Раушская наб., д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4
