Генератор случайных чисел

 

Изобретение относится к вычислительной технике и может быть использовано для формирования случайных неповторяющихся чисел. Цель изобретения - упрощение генератора. Генератор содержит первичный источник 1 случайных чисел, блок 2 управления, стробируемый дещифратор 3, регистр 4 памяти, щифратор 5, элементы ИЛИ б, элементы 7 задержки, триггеры 8, элементы 9, 10 И. Блок 2 управления содержит генератор тактовых импульсов, элементы задержки, счетчик, стробируемый дещифратор, элемент ИЛИ, генератор одиночных импульсов. 3 ил. J-H. sg 00 1чЭ ел

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„,SU„„1325470

А1 (59 4 G 06 F 7 58

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ", СО

Ю

СГ ь 3

Фиг.1

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К А8ТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4033280/24-24 (22) 06.03.86 (46) 23.07.87. Бюл. № 27 (71) МВТУ им. Н. Э. Баумана (72) А. С. Романовский, Н. Л. Зайцев и А. В. Григоров (53) 681.325(088.8) (56) Авторское свидетельство СССР № 337776, кл. G 06 F 7/58, 1970.

Авторское свидетельство СССР № 734766, кл. G 06 F 7/58, 1977. (54) ГЕНЕРАТОР СЛУЧАЙНЫХ ЧИСЕЛ (57) Изобретение относится к вычислительной технике и может быть использовано для формирования случайных неповторяющихся чисел. Цель изобретения — упрощение генератора. Генератор содержит первичный источник 1 случайных чисел, блок

2 управления, стробируемый дешифратор 3, регистр 4 памяти, шифратор 5, элементы ИЛИ 6, элементы 7 задержки, триггеры 8, элементы 9, 10 И. Блок 2 управления содержит генератор тактовых импульсов, элементы задержки, счетчик, стробируемый дешифратор, элемент ИЛИ, генератор одиночных импульсов. 3 ил.

1325470

Формула изобретения

Изобретение. относится к цифровой вычислительной технике, предназначено для генерирования случайных неповторяющихся чисел и может быть применено в устройствах. используюших методы статистических испытаний.

Цель изобретения — упрощение генератора.

На фиг. 1 приведена блок-схема генератора; на фиг. 2 — схема блока управления; на фиг. 3 — временные диаграммы, поясняющие работу генератора.

Генератор содержит первичный источник

1 случайных чисел, блок 2 управления, стробируемый дешифратор 3, регистр 4 памяти, шифратор 5, элементы ИЛИ 6, элементы 7 задержки, триггеры 8, элементы И 9 и 10.

Блок 2 управления содержит генератор 11 тактовых импульсов, элементы 12 — 15 задержки, счетчик 16, стробируемый дешифратор 17, элемент ИЛИ 18, генератор 19 одиночных импульсов.

Генератор работет следующим образом.

Импульсы с выхода генератора 11 тактовых импульсов поступают на стробирующий вход дешифратора 17 и последовательно распределяются на его выходы, что обспечивается соединением информационных входов дешифратора с выходами счетчика 16, на счетный вход которого поступают те же импульсы с выхода генератора 11 тактовых импульсов (фиг. 2), но задержанные элементом 12 задержки.

Импульс с первого выхода дешифратора 17, соответствующего ненулевому содержимому счетчика 16, сбрасывает триггеры 8 в нулевое состояние и подготавливает генератор к началу цикла генерирования. Последующие импульсы с остальных каналов, объединенные элементом ИЛИ 18, запускают первичный источник 1 случайных чисел. Через время задержки, обспечиваемое третьим элементом задержки, число с выходов источника 1 случайных чисел дешифрируется на стробируемом дешифраторе 3, и на соответствующем выходе дешифратора 3 появляется единичный потенциал, который пропадает через время, равное длительности импульса, поданного на его стробируюгций вход с второго выхода блока управления (фиг. 1), т.е. на выходе стробируемого дешифратора 3, соответствук)щем двоичному числу на выходе источника 1 случайных чисел, появляется единичный импульс.

Пусть это произойдет, например, на первом выходе стробируемого дешифратора3.

Этот импульс через первый элемент ИЛИ 6 проходит на первый вход элемента И О.

Так как первый триггер 8 находится в нулевом состоянии, то импульс проходит через элемент 10, второй вход которого соединен с нулевым выходом первого триггера 8, на котором имеется единичный уровень потенциала, и поступает на соответствуюгций информационный вход регистра 4 памяти.

Запись импульса в регистр 4 памяти происходит следующим образом. Импульс с выхода элемента ИЛИ 18 запускает генератор 19 одиночных импульсов, вырабатывающий одиночный импульс. Этот импульс, задержанный на четвертом элементе 15 задержки, подается на тактовый вход регистра 4 памяти и записывает в него информацию с выхода первого элемента И 10.

Содержимое регистра 4 шифруется на комбинационном шифраторе 5, и на этом процесс генерации одного случайного числа заканчивается. Необходимо отметить, что импульс с выхода первого элемента ИЛИ 6 через первый элемент 7 задержки взводит первый триггер 8 в единичное состояние.

После однократного прохождения импульса через какой-либо элемент И 10 он запирается по входу, соединенному с нулевым выходом соответствующего триггера 8.

Этот процесс повторяется еше (2 — 1) раз. При этом возможны два варианта.

Если вновь сгенерированное число ни разу до этого (в пределах данного цикла) не появлялось, работа генератора ничем не отличается от описанного выше алгоритма.

Если произошла повторная генерация одного и того же числа, например, соответствуюгцего первому выходу стробируемого дешифратора 3, импульс с выхода первого элемента ИЛИ 6 пройдет уже не через элемент И 10, а через первый элемент И 9, так как триггер 8 уже находится в единичном состоянии, и поступит через второй элемент

ИЛИ 6 на вход цепочки элементов, соединенный с вторым выходом стробируемого дешифратора 3. Далее алгоритм работы элементом повторяется, но уже для этой цепочки элементов.

Таким образом, последовательно генерируются 2" случайных чисел и ни одно из них на выходе шифратора не повторяется.

Генератор случайных чисел, содержащий первичный источник случайных чисел, выходы разрядов которого соединены с информационными входами стробируемого дешифратора соответственно, группу триггеров, нулевые выходы которых соединены с первыми входами соответствующих элементов И первой группы, регистр памяти, отличающийся тем, что, с цеЛью упрощения, он содержит группу элементов ИЛИ, группу элементов задержки, вторую группу элементов И, шифратор и блок управления, содержащий четыре элемента задержки, счетчик, стробируемый дешифратор, элемент ИЛИ, генератор одиночных импульсов и генератор тактовых импульсов, выход которого соединен со стробирующим входом стробируемого дешифратора блока управления и с входом первого элемента задержки, выход которого соединен со счетным входом счетчика, разрядные выходы которого соединены с соответ1325470

Оиа

Составитель А. Карасов

Редактор В. Петраш Техред И. Верес Корректор Е. 1зошко

Заказ 3110/44 Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР llo делам изобретений и открытий

113035, Москва, >К,— 35, Раушская нао.. д. 4 5

Производственно-полиграфическое предприятие. г. Ужгород, л. 11роектная, 4 ствующими входами стробируемого дешифратора блока управления, первый выход которого соединен с нулевыми входами триггеров группы, а выходы, кроме первого, стробируемого дешифратора блока управления соединены с входами элемента ИЛИ соответ ственно, последний выход стробируемого дешифратора блока управления через второй элемент задержки соединен с входом «Сброс» счетчика, выход элемента ИЛИ соединен с входом «Пуск» генератора одиночных импульсов, с входом «Опрос» первичного источника случайных чисел и с входом третьего элемента задержки, выход которого соединен со стробирующим входом стробируемого дешифратора, выход генератора одиночных импульсов через четвертый элемент задержки соединен с синхронизирующим входом регистра памяти, выходы разрядов которого соединены с входами шифратора соответственно, выходы которого являются группой разрядных выходов генератора, выходы стробируемого дешифратора соединены с первыми входами элементов ИЛИ группы, выходы которых через соответ5 ствующие элементы задержки группы соединены с единичными входами триггеров группы, единичные выходы которых соединены с первыми входами соответствующих элементов И второй группы, выход каждого i-го (i= 1, n, n — число элементов ИЛИ в группе) элемента И второй группы соединен с вторым входом (i+1) -го элемента ИЛИ группы, выход и-го элемента И второй группы соединен с вторым входом первого элемента

ИЛИ группы, выходы элементов ИЛИ rpynf5 пы соединены с вторыми входами соответствующих элементов И второй группы и соответствующих элементов И первой группы, выходы которых соединены с соответствующими разрядными входами регистра памяти.