Аналого-дискретное интегрирующее устройство

 

Изобретение относится к вычислительной технике, а именно к гибридным вычислительным устройствам для длительного быстрого и точного интегрирования произвольно меняющихся аналоговых напряжений. Целью изобретения является повышение точности интегрирования и быстродействия устройства. Устройство содержит аналоговый интегратор 1, компараторы 2, 3, переключатель 4, элемент ИЛИ 5, управляющий триггер 6, блок 7 управления направлением счета, формирователь импульсов 8, реверсивный счетчик 9 и дополнительно введенные нуль-орган 10 и формирователь 11 сигнала запрета. Устройство формирует счетный импульс, при изменении знака приращения интеграла в момент достижения выходным напряжением аналогового интегратора порогового уровня, определяемого срабатыванием компаратора. 5 ил. (Л СА9 to Ю 00

СОЮЗ СОВЕТСНИХ

COLlHhЛИСТИЧЕСНИХ

РЕСПУБЛИН

1 (ю 4 G 06 G 7 186

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3949966/24-24 (22) 28.08.85 (46) 30.07.87. Вюл. У 28 (71) Институт проблем моделирования

s энергетике АН УССР (72) Г.И.Грездов, Ю.П.Космач, Г.А.Лобок и Т.И.Носыхина (53) 68 1.335(088.8) (56) Авторское свидетельство СССР

У,1056227, кл. G 06 J 1/00, 1982.

Авторское свидетельство СССР

Ф 556463, кл. С 06 J 1/00, 1975. (54) АНАЛОГО-ДИСКРЕТНОЕ ИНТЕГРИРУЮЩЕЕ

УСТРОЙСТВО (57) Изобретение относится к вычислительной технике, а именно к гибридным вычислительным устройствам для дли„SU,, 1827128 А 1 тельного быстрого и точного интегрирования произвольно меняющихся аналоговых напряжений. Целью изобретения является повышение точности интегрирования и быстродействия устройства.

Устройство содержит аналоговый интегратор 1, комнараторы 2, 3, переключатель 4, элемент ИЛИ 5, управляющий триггер 6, блок 7 управления направлением счета, формирователь импульсов

8, реверсивный счетчик 9 и дополнительно введенные нуль-орган 10 и формирователь 11 сигнала запрета. Устройство формирует счетный импульс, при изменении знака приращения интеграла в момент достижения выходным напряжением аналогового интегратора по- 3 рогового уровня, определяемого срабатыванием компаратора. 5 ил.

1327128

Изобретение относится к вычисли-! тельной технике, а именно к гибридным вычислительным устройствам для длительного, быстрого и точного интегрирования произвольно меняющихся аналоговых напряжений.

Целью изобретения является повышение точности интегрирования и быстродействия устройства.

На фиг. 1 показана функциональная схема предлагаемого устройства, на фиг. 2 — схема аналогового интегратора с переключателем на входе,на фиг.3 —, схема блока управления .направлением счета, вариант, на фиг. 4 — схема формирователя импульсов, вариант, на фиг. 5 — схема формирователя сигнала запрета..

Аналого-дискретное интегрирующее устройство (фиг. 1) содержит аналоговый интегратор 1, компараторы 2 и 3, переключатель 4, .элемент ИЛИ 5, управляющий триггер 6, блок 7 управления направлением счета, формирователь 8 2б импульсов, реверсивный счетчик 9, .нуль-орган 10 и формирователь 11 сигнала запрета.

Аналоговый интегратор 1 с переключателем 4 на входе (фиг. 2) состоит З0 из операционного усилителя 12 с конденсатором 13 в цепи обратной связи с входными масштабными резисторами 14, второго конденсатора 15 и ключей

16, включенных параллельно конденсаторам 13 и 15. Переключатель 4 содер35 жит набор переключающих контактов

17, два элемента И-НЕ 18 и элемент .НЕ 19.

Блок 7 управления направлением счета (фиг. 3) состоит из элемента

НЕ 20, триггера 21 и элемента ИСКЛЮЧАИМЦЕЕ ИЛИ 22.

Формирователь 8 импульсов (фиг.4) состоит иэ элементов 23, конденсато- 45 ра 24, элементов ЗИ-НЕ 25, 2И-ИЛИ-НЕ

26, резистора 27, конденсатора 28, элемента 29 задержки и элемента 2И-НЕ, 30.

Формирователь 11 сигнала запрета 50 (фиг. 5) состоит из элементов НЕ 31, триггеров 32 и элементов ЗИ-НЕ 33.

Устройство работает следующим образом.

Входной сигнал через переключатель

4 поступает на один иэ входов аналогового интегратора 1. Как только напряжение на выходе аналогового интегратора 1 достигает одного иэ пороговых уровней, срабатывает компаратор

2 или 3, при этом формируется отрицательный управляющий сигнал, который своим передним фронтом через элемент ИЛИ 5 изменяет состояние управляющего триггера 6 на противоположный, вследствие. чего переключатель 4 переключает входной сигнал на противоположный вход аналогового интегратора 1. Это изменяет знак приращения интеграла на выходе аналогового интегратора 1 и выходное напряжение начинает стремиться к противоположному пороговому уровню и так далее. При знакопостоянном входном сигнале компараторы 2 и 3 срабатывают строго поочередно.

Если же в какой-либо момент входной сигнал изменит свой знак, то изменится и знак приращения интеграла на выходе аналогового интегратора 1.

В этом случае один из компараторов

2 или 3 срабатывает дважды подряд.

Формирователь 8 при наличии разрешающего сигнала управления с формирователя 11 формирует по переднему фронту сигнала компараторов 2 или 3 счетный импульс, который в зависимости от направления счета, формируемого блоком

7 по данным нуль-органа 10 и управляющего триггера 6, накапливается в реверсивном счетчике 9. Если входной сигнал отсутствует или соизмерим с дрейфом нуля опрационного усилителя, выходное напряжение аналогового интегратора 1, после достижения того или иного порогового уровня и срабатывания компаратора 2 или 3, переключения управляющего триггера 6 и переключателя 4, не изменит свой знак приращения, то формирователь 8 на своем первом выходе формирует установочный импульс, обнуляющий интегрирующий и корректирующий конденсаторы 13 и 15 аналогового интегратора. 1, который исчезает, как только выходное напряжение аналогового интегратора 1 станет меньше порогового уровня, а компаратор 2 или 3 возвратится в исходное состояние. При этом формирователь 11 сигнала запрета при двухкратном исследовательном изменении направления счета сформирует сигнал, который запрещает появление на втором выходе формирователя 8 счетного импульса. Этот процесс будет пов.торяться до тех пор, пока не появится входной сигнал или он не станет

1327128 больше дрейфа нуля операционного усилителя 12.

Формула изобретения

Аналого-дискретное интегрирующее устройство, содержащее аналоговый интегратор, информационные входы которого через переключатель соединены с входом устройства, а выход подключен к входам двух компараторов, выходы которых через элемент ИЛИ соединены с информационным входом формирователя импульсов и через управляющий триггер — с входом управления переключением переключателя и первым инфор" мационным входом блока управления направлением счета, выход которого подключен к входу управления направлением счета реверсивного счетчика, выход которого является выходом устройства, а счетный вход соединен с выходом счетных импульсов формирователя импульсов, подключенного выходом установочных импульсов к входу обнуления аналогового интегратора, о т л ич а ю щ е е с я тем, что, с целью повышения точности интегрирования и быстродействия устройства, оно содержит формирователь сигнала запрета и нуль-орган, включенный между выходом аналогового интегратора и вторым информационным входом блока управления направлением счета, причем формирователь сигнала запрета выполнен на двух триггерах, двух элементах ЗИ-НЕ идвух элементах НЕ, выход блока управления направлением счета подключен к

D-входу первого триггера, первому входу первого элемента ЗИ-НЕ и через первый элемент НŠ— к первому входу второго элемента ЗИ- НЕ, вторые входы второго и первого элементов ЗИ-НЕ соединены соответственно с прямыми выходами первого и второго триггеров, третьи входы второго и первого элементов ЗИ-НЕ соединены с инверсными. выходами второго и первого триггеров соответственно, а выходы элементовЗИ-НЕ объединены.и подключены к входу запрета формирователя импульсов, выход установочных импульсов которого соединен с входом разрешейия переключения переключателя, D-вход второго триггера формирователя сигнала запрета соединен с прямым выходом. первого триггера, С-входы триггеров через второй элемент НЕ формирователя сигнала запрета подключены к выходу элемента ИЛИ, соединенному с управляющим входом блока управления направлением счета.

1327128

1327128

Составитель С.Белан

Редактор М.Бандура ТехредВ.Кадар

Корректор С.Черни

Подписное

Заказ 3393/47 Тира к 672

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4