Устройство для сложения длительностей импульсов

 

Изобретение относится к вычислительной технике. Цель изобретения - повышение точности сложения и вычитания длительности импульсов. Устройство позволяет осуществить суммирование и вычитание как аналоговых (длительностей импульсов), так и дифровых (ко личество импульсов) величин . Каждый разряд устройства содержит п бистабильных элементов 1 - 1 f (где п - основание системы счис (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

Ai" (511 4 G 06 G 7/14 в МЬММа

ВМБЛМОТЕ1И

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 4062928/24-24 (22) 29.04,86 (46) 23.08.87.Бюл. № 31 (71) Грузинский политехнический институт им.В.И.Ленина (72) О.Г.Натрошвили, В.П.Кржемяко, Л.Ш.Имнаишвили и В.Г.Гигаури (53) 681.3 (088.8) (56) Майоров С.А. и др. Узлы вычислительной техники. — Вычислительная техника, Пенза, 1976, ¹ 6, с.83-89.

Авторское свидетельство СССР

¹ 95!330, кл. G 06 G 7/14, 1980 °,;SUÄ„1332337 (54) УСТРОЙСТВО ДЛЯ СЛОЖЕНИЯ ДЛИТЕЛЬНОСТЕЙ ИМПУЛЬСОВ (57) Изобретение относится к вычислительной технике. Цель изобретения повышение точности сложения и вычитания длительности импульсов. Устройство позволяет осуществить суммирование и вычитание как аналоговых (длительностей импульсов), так и цифровых (количество импульсов) величин. Каждый разряд устройства содержит и бистабильных элементов 1„

1и (где и - основание системы счис— ления ), две группы элементов И 2 —

2 и 3 — 3„, две группы элементов

ll 1

HJIH 4„- 4„и 5„— 5„, два дополнительных бистабильных элемента 6,7, десять элементов И 8 — 17, четыре элемента ИЛИ 18-21, два элемента

И-НЕ 22,23, шесть элементов НЕ 2429, четыре элемента НЕ с увеличенной задержкой 30-33 и два элемента

1ЗЗгЗЗ7

ИЛИ-НЕ 34,35. В каждом разряде имеются входные шины сложения 36 и вычитания 38. Сложение длительностей импульсов осуществляется последовательным переключением бистабильных элементов в единичное состояние, а вычитание — переключением бистабильных элементов в нулевое состоя" ние. 1 ил.

1

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах, Цель изобретения — повышение точ- 5 ности сложения и вычитания длительностей импульсов.

На чертеже представлена схема одной группы устройства для сложения длительностей импульсов. !

Каждая группа устройства содержит бистабильные элементы 1(1

1 ), две группы элементов И 2 (2„,...,2„) и 3 (3„,...,3„), две группы элементов ИЛИ 4 (4,,...,4 ) и 5 (5 „, .. °, 5 „), дополнительные бистабильные элементы 6 и 7, элемен ты И 8 — 17, элементы ИЛИ 18 — 21, элементы И-НЕ 22 и 23, элементы

НЕ 24 — 29, элементы НЕ 30 — 33 с увеличенной задержкой и элементы

ИЛИ-НЕ 34 и 35 ° Кроме того, обозначены вход 36 операндов при выполне-нии сложения, вход 37 установки в ноль устройства, вход 38 операндов при выполнении вычитания, вход 39 переноса из предыдущей группы устройства, вход 40 заема из предыдущей группы устройства, выход 41 переноса в следующую группу устройства, выход 42

42 заема в следующую группу устройства, единичный 43 и нулевой 44 входы бистабильных элементов, выходы 45 и

46 бистабильных элементов.

Рассмотрим алгоритм сложения двух

35 длительностей импульсов ° С этой целью целью предварительно введем следующие обозначения:

А = и а 1, ° а2 а первое 40

М-1

I слагаемое;

В = Ь b,, Ьз h — второе слагаемое; сумма слагаемых А и В;

Ы а(„... с,(Р,. — перенос из 1-го в (i+1)-й разряд.

Сложение происходит согласно следующему алгоритму.

В начале на входы сумматора подается первый операнд А. Если считать, что сумматор предварительно обнулен, то после окончания подачи операнда А в каждой группе (разряде) получают сумму (. = а „. + О. Поскольку а (и (и - основание системы счисления ), поэтому z . (n и Р; = О, т.е. переноса в старший (i+1)-й разряд нет.

После этого на входы сумматора подается второй операнд В. При этом возможны два случая:

g,=а,. +b,. (и, Р, =0;

b;+ „(Ь.;

1 ;,, 3

При первом подслучае импульс переноса Р из разряда i непосредственно подается на вход переноса (1+1)-ro разряда и прибавляется к сумме Ь;„.

При втором подслучае импульс переноса Р; из разярда подаетg.=а, + Ь,>r л, Р„= 1.

При первом случае переноса в старший разряд не происходит, поэтому отдельные разряды (группы ) сумматора функционируют самостоятельно.

Когда 3., n и P,. = 1, имеют два подслучая:

1332337

40 ся на вход переноса (i+1)-го разряда в то время, когда еще не окончена на входе суммирования подача разряда b;+„ второго операнда. При этом происходит наложение сигнала операнда Ь. и переноса P,,что

111

% вызывает потери последнего ° Чтобы исключить это, необходимо запомнить переносы Р; на промежуточных элемен- 10 тах памяти и выдать на вход переноса (i+1)-го разряда после окончания сигнала Ь,.„.

Устройство работает следующим образом. 15

Устройство оперирует как аналоговыми (заданных длительностью импульсов), так и цифровыми сигналами (заданных количеством импульсов ).

Рассмотрим функционирование уст- 20 ройства с аналоговыми сигналами. До начала процесса суммирования высокий потенциал подается на вход 37 установки в ноль и, пройдя через элементы ИЛИ 5„ — 5и второй группы и первый

18 и второй 19 элементы ИЛИ, все бистабильные элементы 1 — 1 и дои полнительные бистабильные элементы

6 и 7 всех групп переводит в нулевое состояние. 30

При поступлении информации (единичного сигнала) на вход 36 низкий сигнал с выхода первого элемента

ИЛИ-НЕ 34 поступает на первый вход седьмого элемента И 14 и закрывает его. Одновременно этот сигнал, пройдя третий элемент НЕ 26, открывает девятый элемент И 16 (при этом на второй вход девятого элемента И 16 с выхода первого элемента И-НЕ 22 подается высокий потенциал). Высокий потенциал с выхода девятого элемента И 16 через первый элемент

ИЛИ 4 первой группы переключает первый бистабильный элемент 1 в 45 единичное состояние, и на выходе 45 этого элемента появляется высокий потенциал. Высокий потенциал с выхо-,. да 45 первого бистабильного элемента

1„ через первый элемент И 2 (который В0 в это время в открытом состоянии) первой группы и через второй элемент

ИЛИ 4 первой группы подается на единичный вход 43 второго бистабильного элемента 1, переключая его в единичное состояние и т.д. Переход в единичное состояние бистабильных элементов 1„- 1„ заканчивается после прекращения входного сигнала. Количество переключенных бистабильных элементов в группе соответствует длительности входного сигнала.

Таким образом, при поступлении первого операнда А количество переключенных бистабильных элементов всегда меньше и (и — основание системы счисления ).

С подачей второго операнда В продолжается переключение бистабильных элементов 1. Последний бистабильный элемент 1„ при установке в состояние логической "1" дает разрешение на формирование импульса переноса.

Импульс переноса формируется с помощью третьего элемента НЕ 32 с увеличенной задержкой, первого элемента И-НЕ 22 и пятого элемента

НЕ 28. При появлении единицы на выходе последнего элемента И 2„ первой группы на выходе первого элемента И-НЕ 22 устанавливается низкий потенциал, а на выходе пятого элемента НЕ 28 — высокий потенциал, который подается на вторые входы всех элементов 5 — 5„, кроме первого 5„, второй группы. Продолжительность импульса определяется временем задержки третьего элемента НЕ 32 с увеличенной задержкой. Импульс с выхода пятого элемента НЕ 28 обнуляет все бистабильные элементы, кроме первого. Первый бистабильный элемент

1 обнуляется в том случае, если при этом на вход 46 суммирования данной группы подача сигнала второго операнда окончена. Импульс переноса подается также на выход 41 переноса данной группы. При этом, если подача сигнала второго операнда на вход 36 следующей группы окончена импульс переноса через пятый элемент И 12 и третий элемент ИЛИ 20 перебрасывает один из бистабильных элементов 1 следующей группы в единичное состояние, в противном случае через третий элемент И 10 перебрасывает первый дополнительный бистабильный элемент

6 в единичное состояние, где происходит его запоминание. После окончания сигнала второго операнда следующей группы на выходе первого элемента И 8 снова формируется этот импульс переноса, который переключает соответствующий бистабильный элемент

1 этой группы.

Запоминание импульса переноса необходимо, поскольку в противном слу1332337 чае произойдет наложение во времени импульса переноса с предыдущей группы и сигнала второго операнда. С этой целью в каждую группу включен седьмой элемент И 14. Если в группе сформирован импульс переноса на выходе пятого элемента НЕ 28 и одновременно подается сигнал второго операнда на вход 36, то закрываются седьмой 14 и девятый 16 элементы

И. Тем самым предотвращается одновременное появление единиц на единичном 43 и нулевом 44 входах первого бистабильного элемента 1

В результате первый бистабильный элемент 1 остается в единичном состоя4 нии.

Аналогично работает устройство на вычитание при поступлении информации на вход 38. При этом бистабильные элементы последовательно устанавливаются в нулевое состояние, начиная с последнего, находящегося в состоянии логической единицы, т.е. в обратном направлении. При обнулении первого бистабильного элемента на выходе шестого элемента НЕ 29 формируется юа ульс заема. Если при этом окончена подача сигнала операнда на вход

38 все бистабильные элементы устаНавливаются в единичное состояние, в противном случае п-й бистабильный элемент остается в нулевом состоянии

Импульс заема подается также на выход 42 заема данной группы. Если в этой группе окончена подача сигнала операнда на вход 38, то в нулевое состояние переключается соответствующий 61стабильный элемент, в противном случае происходит запоминание

Импульса заема с помощьк> второго дополнительного бистабильного элемента 7. Импульс заема вторично формируется на выходе второго элемента

НЕ 29 после окончания подачи сигнала. операнда на входе 38 вычитания этой же группы.

При увеличении основания системы счисления возрастают требования по одинаковости времени переключения бистабильных элементов, поэтому наиболее выгодно использовать устройство в десятичной системе счисления.

Формула изобретения

Устройство для сложения длительностей импульсов, содержащее К групп, I

45 каждая из KQTopbiõ содержит и бистабильных элементов, где и - основание системы счисления, две группы из и элементов И и первую группу из и элементов ИЛИ, причем в каждой

j-й () =1 К) группе единичный выход

1-го (i=-1,n) бистабильного элемента соединен с первым входом и-го элемента И первой группы, выход котороro, кроме и-го элемента И первой группы, подключен к первому входу (i+1)-го элемента 1ПИ первой группы, выход i-го элемента ИЛИ первой группы подключен к единичному входу

i-ro бистабильного элемента, нулевой выход которого подключен к первому входу i-го элемента И второй группы, второй вход которого соединен с вторыми входами всех элементов

И второй группы, вторые входы элементов И первой группы соединены с первым входом первого элемента ИЛИ первой группы, второй вход которого соединен с вторыми входами всех эле- ментов ИЛИ первой группы, кроме n-ro элемента ИЛИ первой группы, о т л ич а ю щ е е с я тем, что, с целью повышения точности сложения и вычи— тания длительностей импульсов, в каждую К-ю группу введены вторая группа элементов ИЛИ, два дополнительных бистабильных элемента, десять элементов И, четыре элемента ИЛИ, два элемента И-НЕ два элемента ИЛИ-НЕ, шесть элементов НЕ, четыре элемента НЕ с увеличенной задержкой, причем инверсный вход каждого 1-го бистабильного элемента соединен с выходом 1-го элемента ИЛИ второй группы, первый вход которого соединен с входом установки в "0" устройства и первыми входами первого и второго элементов ИЛИ, выхоДы которых соединены с нулевыми входами соответственно первого и второго до50. полнительных бистабильных элементов, нулевые выходы которых соединены с входами соответственно первого и второго элементов НЕ с увеличенной задержкой, выходы которых соединены с первыми входами соответственно пер. ного и второго элементов И, вторые входы которых соединены с нулевыми выходами соответственно первого и второго дополнительных бистабильных элементов, единичные входы которых соединены с выходами соответственно третьего и четвертого элементов И, 13323

Составитель M ° Åñåíèíà

Редактор И.Николайчук Техред Л.Сердюкова Корректор С.Шекмар

Заказ 3834/45 Тираж 672 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб.,д.4/5

Производственно-полиграфическое предприятие, r.Óæroðoä, ул. Проектная, 4 первый вход третьего элемента И соединен с входом операндов при выполнении сложения, первым входом первого элемента ИЛИ-НЕ и входом пер5 вого элемента НЕ, выход которого соединен с первым входом пятого элемента И и вторым входом первого элемента ИЛИ, первый вход четвертого элемента И соединен с входом опе- )0 рандов при выполнении вычитания, первым входом второго элемента ИЛИ-НЕ и входом второго элемента НЕ, выход которого соединен с первым входом шестого элемента И и вторым входом 15 второго элемента ИЛИ, выходы пятого и шестого элементов И соединены с первыми входами соответственно третьего и четвертого элементов ИЛИ, вторые входы которых соединены с выхо- 20 дами соответственно первого и второго элементов И,выходы третьего и четвертого элементов ИЛИ соединены с вторыми входами соответственно первого и- второго элементов ИЛИ- . 25

НЕ, выход первого элемента ИЛИНЕ соединен с первым входом седьмого элемента И, входом третьего элемента НЕ, выход второго элемента ИЛИ-НЕ соединен с первым 30 входом восьмого элемента И и входом четвертого элемента НЕ, выходы третьего и четвертого элементов НЕ соединены с первыми входами соответственно девятого и десятого элементов И, вторые входы которых соединены с выходами соответственно первого и второго элементов И-НЕ, первые входы которых соединены с выходами соответственно третьего и четвертого эле- 40 ментов НЕ с увеличенной задержкой, входы которых соединены с выходами соответственно последнего эле37

8 мента И первой группы и первого эле-. мента И второй группы, выходы кото- . рых соединены с вторыми входами соответственно первого и второго элементов И-НЕ, выходы которых соединены с входами соответственно пятого и шестого элементов НЕ, выход пятого элемента НЕ соединен с вторыми входами всех элементов ИЛИ второй группы, кроме первого элемента ИЛИ второй группы, с вторым входом седьмого элемента И, выход которого соединен с вторым входом первого элемента ИЛИ второй группы, выход шестого элемента НЕ соединен с вторыми входами всех элементов ИЛИ первой группы, кроме п-го элемента ИЛИ первой группы восьмого элемента И, выход которого соединен с вторым входом и-го элемента ИЛИ первой группы, выход девятого элемента И соединен с вторым входом и-го элемента И первой группы, выход десятого элемента И соединен с вторым входом первого элемента И второй группы и третьим входом и-го элемента ИЛИ второй группы, третий вход каждого i-го элемента ИЛИ второй группы, кроме п-го элемента ИЛИ второй группы, соединен с выходом (i+1)-го элемента И второй группы, выход пятого элемента

НЕ j-й группы соединен с выходом переноса в (j+1)-ю группу, вход переноса j-йгруппы устройствасоединен с вторыми входамитретьего ипятого элементов И 1-й группы, выход шестого элемента HE j é группысоединеи с выходом заема (j+1) -й группы, вход заема

j-й группы устройства соединен с вторыми входами четвертого и шестого элементов И 1-й группы.