Устройство для управления транзисторами двухтактного преобразователя

 

Изобретение относится к электротехнике и может быть использовдно для симметрирования режима перемагничивания выходного трансформатора в двухтактных транзисторных преобразователях вторичных источников питания. Целью изобретения является повышение надежности -КПД и расширение функциональных возможностей. Благодаря введению формирователя 20 длительности проводящего состояния второго транзистора 2 осуществляется ограничение максимальной длительности проводящего состояния транзистора 1 на некоторую величину по сравнению с максимально возможной длительностью проводящего состояния транзистора 2, чем обеспечивается симметрирование перемагничивания трансформатора 5 независимо от причин, способных вызвать несимметрию , . как в регулируемых, так и в нерегулируемых преобразователях, что повышает надежность КПД и расширяет функциональные возможности устройства . 2 ил. i (Л с

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) (51) 4 Н 02 M 3/337

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 4058711/24-07 (22) 17.04.86 (46) 30.08.87. Бюл. № 32 (71) Новосибирский электротехнический институт связи им. Н..Д. Псурцева (72) Ю.Д. Козляев и С.П. Ловчиков (53) 621.316.727(088.8) (56) Авторское свидетельство СССР

N- 995227, кл. Н 02 M 3/335, 1978.

Патент США ¹ 4404623, кл. Н 02 Н 7/122, 1982. (54) УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ТРАНЗИСТОРАМИ ДВУХТАКТНОГО ПРЕОБРАЗОВАТЕЛЯ (57) Изобретение относится к электротехнике и может быть использовано для симметрирования режима перемагничивания выходного трансформатора в двухтактных транзисторных преобразователях вторичных источников питания.

Целью изобретения является повышение надежности -КПД и расширение функциональных возможностей. Благодаря введению формирователя 20 длительности проводящего состояния второго транзистора 2 осуществляется ограничение максимальной длительности проводящего состояния транзистора 1 на некоторую величину по сравнению с максимально возможной длительностью проводящего состояния транзистора 2, чем обеспечивается симметрирование перемагничивания трансформатора 5 независимо от причин, способных вызвать несимметрию, как в регулируемых, так и в нерегулируемых преобразователях, что повышает надежность КПД и расширяет функциональные возможности устройства. 2 ил.

С:, 1 13343

Изобретение относится к электротехнике и может быть использовано для симметрирования режима перемагничивания выходного трансформатора в

5 двухтактных. транзисторных преобра.зователях вторичных источников питания.

Цель изобретения — повышение надежности КПД и расширение функциональных возможностей. 10

На фиг. 1 приведена структурная схема устройства; на фиг. 2 — временные диаграммы напряжений на соответствующих элементах схемы.

Устройство для управления транзис- 15 торами 1 и 2 двухтактного преобразователя 3 питающегося от источника. с выходным трансформатором 5, вторичная обмотка которого через выпрямитель 6 и фильтр 7 подключена к нагрузке 8, содержит задающий генератор

9, тактовый выход которого подсоединен к входу формирователя 10 защитной паузы и счетному входу триггера 11, прямой и инверсный выходы которого 25 подключены к первым входам соответственно первого 12 и второго 13 элементов И, выходы которых подключены к базам соответственно первого 1 и второго 2 транзисторов преобразовате- 3п ля 3. Выход пилообразного напряжения генератора 9 подключен к инвертирующему входу первого компаратора 14, прямой вход которого связан с выходом дифференциального усилителя 15, инвертирующий вход которого подключен к нагрузке 8, а прямой. — к источнику 16 опорного напряжения. Вторые входы элементов 12 и 13 подключены к выходу формирователя 10, третий вход элемента 12 соединен с выходом первого компаратора 14, а третий вход элемента 13 — с выходом второго компаратора 17, прямой и инвертирую— щий входы которого подключены к крайним обкладкам двух последовательно соединенных конденсаторов 18 и 19 формирователей 20 длительности проводящего состояния второго транзистора 2. Формирователь 20 состоит, кроме того, из элементов ИЛИ-НЕ 21 и 22, разрядных ключей 23 и 24 и переменного резистора. 25, средний вывод которого подключен к датчику 26 тока преобразователя 3, один крайний

55 вывод подключен к прямому входу компаратора 17 и коммутируемому входу ключа 23, выход которого вместе с выходом ключа 24 подключен к точке

10 2 соединения обкладок конденсаторов

18 и 19 и к общей шине, а управляющий вход подключен к выходу элемента

21, входы которого вместе с соответствующими входами элемента 22 прдключены к выходу формирователя 10 и инверсному выходу триггера 11. Выход элемента 22 соединен с управляющим входом ключа 24, коммутирующий вход которого подключен к инвертирующему входу компаратора 17 и выходу аналогового коммутатора 27, коммутирующий вход которого подключен к другому выводу резистора 25, а управляющий вход — к выходу элемента 12, четвертый вход которого подключен к тактовому выходу генератора 9, формирующему напряжение с длительностью паузы о, Устройство работает следующим образом.

Сначала рассмотрим работу устройства, когда значение управляющего напряжения меньше максимального пилообразного напряжения задающего генератора 9.

Пока величина управляющего сигнала больше пилообразного напряжения на выходе компаратора 14 формируется сигнал "1" (фиг. 2д), который поступает на логический элемент И 12, на другие входы которого подается сигнал с триггера 11 и формирователя 10.

При этом на выходе логического элемента 12 формируется сигнал (фиг.2е), который поступает на включение транзистора 1. Одновременно этот сигнал по управляющему входу включает аналоговый коммутатор 27, обеспечивая с помощью конденсатора 18 интегрирование сигнала датчика 26 тока. При прекращении сигнала "1" на выходе элемента 12 (выключение транзистора 1) коммутатор 27 выключается и начинается этап хранения сигнала с конденсатора 18.

В течение рассмотренного вьппе интервала времени конденсатор 19 шунтирован разрядным ключом 23, который по управляющему входу получает сигнал включения с выхода логического элемента 21 (фиг. 2к), так как на выходе компаратора 17 формируется сигнал "1".

После переключения триггера 11 и истечении времени, определяемого длительностью сигнала с выхода формирователя 10 под действием сигнала чогической суммы сигналов триггера 11.з 133 (фиг. 2г) и компаратора 17 формирует— ся импульс на выходе логического элемента 13, который включает второй транзистор 2. Одновременно сигналом

"0" с выхода элемента 21 (фиг. 2к) запирается разрядный ключ 23 и начинается интегрирование сигнала с датчика 26 тока на втором такте работы преобразователя 3. Как только напряжение на конденсаторе 13 достигает величины сигнала, хранимого конденсатором 18, выходной сигнал компаратора 17 принимает значение "0". В этот момент времени прекращается формирование сигнала управления транзистором 2 и происходит его выключение (фиг. 2з).

Восстановление интеграторов производится перед началом формирования очередного импульса управления первым транзистором 1. Для этого разрядные ключи 23 и 24 включаются импульсами с элементов 21 (фиг. 2ж) и 22 (фиг. 2к). Затем цикл повторяется.

Резистор 25 с переменным положением отвода позволяет корректировать работу формирователя 20 сигналов управления длительностью проводящего состояния транзистора 2. Необходимость корректировки возникает, например, при разбросе параметров конденсаторов 18 и 19 или разнице времени задержек переключения в каналах формирователя импульсов управления первого 1 и второго- 2 транзисторов преобразователя 3.

Рассмотрим работу устройства, когда управляющее напряжение с выхода усилителя 15 превышает максимальное значение пилообразного сигнала генератора 9.

При этом на выходе компаратора 14 формируется сигнал с уровнем "1", а с выхода логического элемента 12 сигнал с длительностью =0,5Т-Т, — С .

Предположим, что за это время конденсатор 19 накопил заряд, соответствующий напряжению U, который хранится в течение интервала второго полупериода работы преобразователя 3.

При включении транзистора 2 (по аналогии с предыдущим случаем) конденсатор 19 начинает накопление заряда на его обкладках. Если равенство зарядов (а значит, и напряжений) на конденсаторах 18, 19 происходит на интервале, то длительность проводящего состояния транзистора 2

4310 больше длительности проводящего состояния транзистора 1, что является признаком симметрирования.

Таким образом, осуществляется ограничение максимальной длительности проводящего состояния транзистора 1 на некоторую величину по сравнению с максимально возможной длительностью проводящего состояния транзистора 2, чем обеспечивается симметрирование перемагничивания трансформатора, независимо от причин, способных вызвать несимметрию, как в регулируемых, так и в нерегулируемых преобразователях, что повышает надежность,КПД и расширяет функциональные возможности устройства.

Формула изобретения

Устройство для управления транзисторами двухтактного. преобразовате25 ля с трансформаторным выходом, содержащее задающий генератор, выход пилообразного напряжения которого подключен к инвертирующему входу первого компаратора, прямой вход которого

З0 подключен к выходу дифференциального усилителя, инвертирующий вход которого подключен к нагрузке, а прямой— к источнику опорного напряжения, тактовый выход задающего генератора подключен к входу формирователя защитной паузы и счетному входу триггера, прямой и инверсный выходы которого подключены к первым входам первого и второго элементов И соответственно, 4О выходы которых подключены к базам соответственно первого и второго транзисторов инвертора, вторые входы подключены к выходу формирователя защитной паузы, а третьи — к выхо45 дам первого и второго компараторов соответственно, причем инвертирующий вход второго компаратора подключен к выходу аналогового коммутатора, управляющий вход которого соединен с

50 выходом первого элемента И, и датчик тока преобразователя, о т л и ч а ю— щ е е с я тем, что, с целью повьппения надежности, КПД и расширения функциональных воэможностей, оно

55 снабжено формирователем длительности проводящего состояния второго транзистора, выполненным на элементах

И-.НЕ, ИЛИ-НЕ, двух разрядных ключах, переменном резисторе и двух конденЙо

6 sf

Ъ д

uz,u

//2

Ж

Ы

Составитель В. Жмуров редактор Л. Пчолинская Техред М.Ходанич Корректор В.Гирняк

Заказ 3976/54 Тираж 659 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r, Ужгород, ул. Проектная, 4

133 саторах, двумя обкладками соединенных между собой, с выходами разрядных ключей и общей шиной, a,öâóìÿ другими обкладками включенных между инверсным и прямым входами второго компаратора и коммутируемыми входами соответственно первого и второго разрядных ключей, управляющие входы которых подключены к выходам элементов

ИЛИ-НЕ и И-НЕ соответственно, входы

4310 .6 которых подключены к выходу формирователя защитной паузы и инверсному выходу триггера, причем переменный резистор включен между коммутируемы5

1 ми входами аналогового коммутатора и второго разрядного ключа, его средний вывод подключен к выходу датчика тока, а тактовый выход задающего генератора подключен к четвертому входу первого элемента И.