Синхронный @ -триггер

 

Изобретение относится к области импульсной техники и может быть использовано в цифровой измерительной и вычислительной аппаратуре, а также в устройствах автоматики в качестве синхронного D-триггера. Изобретение позволяет упростить синхронный D-триггер путем реализации предложенной схемы построения. Синхронный D-триггер содержит элементы И-НЕ 1 и СЛ 16

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

2 А1 (19) (11) (51) 4 Н 03 К 3/286

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ВТОРСНОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3983949/24-21 (22) 03 ° 12.85 (46) 07.09.87. Бюл. N- 33 (75) Р.А.Оганян (53) 621.374.3(088.8) (56) Интегральные микросхемы, Справочник./Под ред. Б.В.Тарабрина.М, Радио и связь, 1984, Аналоговые и цифровые интегральные схемы./Под ред. А.С. Якубовского.

M. Радио и связь, 1985. (54) СИНХРОННЫЙ П-ТРИГГЕР (57) Изобретение относится к области импульсной техники и может быть использовано в цифровой измерительной и вычислительной аппаратуре, а также в устройствах автоматики в качестве синхронного D-триггера. Изобретение позволяет упростить синхронный

D-триггер путем реализации предложенной схемы построения. Синхронный

D-триггер содержит элементы И-НЕ 1 и

2 транзисторно-транзисторной логики со сложным инвертором, четыре транзистора 3-6, три многоэмиттернык транзистора 7-9, диод 10, четыре резистора 11-14, входные и выходные клеммы 15-20. Первый, второй и третий вспомогательные элементы И-НЕ соответственно образованы транзисторами 4, 5 и 3 и многоэмиттерными транзисторами 7, 9 и 8, Транзистор 6

336208 реализует логическую функцию а + b °

Первый вход 15 используется в качестве инверсного входа установки, а вход 18 — в качестве инверсного вхо- . да, сброса ° Входной RS-триггер устанавливается в состояние, определяемое сигналом на входе 17, а после поступления тактового сигнала на вход 19 переключается выходной RS-триггер.

1 ил.

Изобретение относится к импульсной технике и может быть использовано в цифровой измерительной и вычислительной аппаратуре, а также в уст5 ройствах автоматики в качестве синхронного D-триггера.

Целью изобретения является упрощение синхронного D-триггера.

На чертеже показана схема синхрон- 1О ного D-триггера.

Синхронный D-триггер, содержащий первый 1 и второй 2 элементы И-НЕ транзисторно-транзисторной логики со сложным инвертором, четыре транзистора 3-6, три многоэмиттерных транзистора 7-9, диод 10 и четыре резистора 11-14, выход первого элемента

И-НЕ 1 соединен с первым входом вто- 20 рого элемента И-НЕ 2., выход которого соединен с первым входом первого элемента И-HE 1, первый вход 15 синхронного D-триггера соединен с вторым входом первого элемента И-НЕ 1 и 2б первым эмиттером первого многоэмиттерного транзистора 7, второй эмиттер и коллектор которого соединены соответственно с коллектором первого.

3 и базой второго 4 транзисторов, эмиттеры которых соединены с эмиттером третьего транзистора 5 и анодом диода 10, катод которого соединен с общей шиной 16, база первого транзистора 3 соединена с коллектором второ35 го многоэмиттерного транзистора 8, . первый и второй эмиттеры которого соединены соответственно с D-входом 17 синхронного триггера и вторым входом второго элемента И-НЕ 2, который соединен с первым эмиттером третьего многоэмиттерного транзистора 9 и является вторым входом 18 синхронного

D-триггера, коллектор второго транзистора 4 соединен с вторым эмиттером третьего многоэмиттерного транзистора

9, третий эмиттер и коллектор которого соединены соответственно.с тактовым входом 19 синхронного D. — òðèããåðà и базой третьего транзистора 5, коллектор которого соединен с третьим входом первого элемента И-НЕ 1, базы первого 7, второго 8 и третьего 9 многоэмиттерных транзисторов соединены через соответственно первый 11, второй 12 и третий 13 резисторы с шиной 20 питания, а база четвертого транзистора 6 — с первым выводом четвертого резистора 14, коллектор третьего транзистора 5 соединен с третьим эмиттером первого многоэмиттерного транзистора 7, второй эмиттер третьего многоэмиттерного транзистора 9 соединен с эмиттером четвертого транзистора 6, коллектор которого соединен с третьим эмиттером второго многоэмиттерного транзистора 8 и третьим входом второго элемента И-НЕ 2, а второй вывод четвертого резистора 14 соединен е тактовым входом 19 синхронного

D-триггера.

Транзистор 4 и многоэмиттерный транзистор 7 образуют первый вспомогательный элемент И-НЕ, транзистор 5 и многоэмиттерный транзистор 9 — второй вспомогательный элемент И-НЕ, транзистор 3 и многоэмиттерный транзистор 8 — третий вспомогательный элемент И-НЕ, а транзистор 6 реализует логическую функцию а + b. При

Формула изобретения

Составитель О.Скворцов

Редактор И.Шулла Техред М.Ходанич Корректор M.Äåì÷èê

Заказ 4054/54 Тираж 901 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4 з 133 этом первый и второй вспомогательные элементы И-НЕ выполняют функцию входного RS-триггера, а первый 1 и второй

2 элементы И-НŠ— функцию выходного

ВЯ-триггера. Первый вход 15 используется в качестве инверсного входа установки, а вход 18 — в качестве инверсного входа сброса. Входной

RS-триггер устанавливается в состояние, определяемое сигналом на D-входе 17, после поступления тактового сигнала на вход 19 переключается выходной RS-триггер, а во время действия тактового импульса переключение входного RS-триггера запрещено. После окончания тактового импульса состояния на выходах сохраняются.

Синхронный D-триггер, содержащий первый и второй элементы И-НЕ транзисторно-транзисторной логики со сложным инвертором, четыре транзистора, три многоэмиттерных транзистора, диод и четыре резистора, выход первого элемента И-НЕ соединен с первым входом второго элемента И-НЕ, выход которого соединен с первым входом первого элемента И-НЕ, первый вход синхронного D-триггера соединен с вторым входом первого элемента И-HK и первым эмиттером первого многоэмиттерного транзистора, второй эмиттер и коллектор которого соединены соответственно с коллектором первого и базой второго транзисторов, эмиттеры которых соединены с эмиттером третьего транзистора и анодом диода, катод

6208

4 которого соединен с общей шиной, база первого транзистора соединена с коллектором второго многоэмиттерного транзистора, первый и второй эмиттеры

5 которого соединены соответственно с

D âõîäîì синхронного триггера и вторым входом второго элемента И-HF, который соединен с первым эмиттером третьего многоэмиттерного транзистора и является вторым входом синхронного D-триггера, коллектор второго транзистора соединен с вторым эмиттером третьего многоэмиттерного транзистора, третий эмиттер и коллектор которого соединены соответственно с тактовым входом синхронного D-триггера и базой третьего транзистора,коллектор которого соединен с третьим входом первого элемента И-НЕ, базы первого, второго и третьего многоэмиттерных транзисторов соединены через соответственно первый, второй и третий резисторы с шиной питания, а бар эа четвертого транзистора соединена с первым выводом четвертого резистора, отличающийся тем, что, с целью упрощения, коллектор третьего транзистора соединен с третьим эмиттером первого многоэмиттерного транзистора, второй эмиттер третьего многоэмиттерного транзистора соединен с эмиттером четвертого транзистора, коллектор которого соединен с третьим эмиттером второго многоэмиттерного транзистора и третьим входом второго элемента И-НЕ, а второй вывод четвертого резистора соединен с тактовым входом синхронного D-триггера.