Устройство для измерения преобладаний двоичных сигналов

 

Изобретение относится к радиосвязи . По отношению к авт.ев, № 1246396 достигается цель изобретения - попышоиие Точности измерения преобладаний типа качающегося сдпит а в парцияльиых каналах с тансформацией скорости. , УСТ--ВО содержит мультиилексор 1 , ямН № (Л оо со ОО N)

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН а

H 04 L 11/08 аСм.c.

| l3, ;

БКЕ ЛИ9TI.. А

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛ4М ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (61) 1246396 (21) 4006 124/24-09 (22) 09.01,86 (46) 15.09.87.Бюл.9 34 (72) Г.А.Полиевский, P.M.MîícåñÿH, П.А.Шириняй и М,Г.Оганесян (53) 621.394.664 (088,8) (Se) Авторское свидетельство СССР

Ф 1246396, кл. Н 04 L 11/08, 1985.

„„ЬО„„ !338102 А 2 (54) УСТРОИСТВО ДЛЯ И АМЕРЕ(В1Я ПРБРБПЛДАИИЕ1 ДВОИЧНЫХ СИ flAJIOB (57) Изобретение относится к радиосвязи. По отношению к авт ° св. М 1246396 достигается цечь изобретения — повмшепие точности измерения преобладанш1 типа качающегося сдвига в парцпальных каналах с тансформацией скорости.

Уст-во содержит мультиплексор 1, вы1338102 деятель 2 передних фронтов сигнала, фаэовые дискриминаторы 3 и 4, эл-ты

И 5,8,21,22,23,24 и 28, блоки добавления-вычитания 6 и 7 импульсов, r-p

9 импульсов эталонной частоты, триггеры 10, 12, 19,20,25,30 и 35, эл-ты

ИЛИ 11,14,27 и 32, делители 13 и 16 частоты, счетчики 15, 17, 18 и 26, индикатор 29, регистр 31 двига, синхронные одновибраторы 33 и 34, анализатор 36 тенденции скорости качающегося сдвига, блок индикации синхро1

Изобретение относится к радиосвязи, может быть использовано для контроля и регулировки радиоканалов на магистральной сети аппаратуры с трансформацией скорости перадачи данньм и является усовершенствованием изобретения по авт.св. У 1246396.

Цель изобретения — повышение точности измерения преобладаний типа качающегося сдвига в парциальных каналах с трансформацией скорости.

На чертеже представлена структурная электрическая схема устройства для измерения преобладаний двоичных сигналов.

Устройство для измерения преобладаний двоичных сигналов содержит мультиплексор 1, выделитель 2 передних фронтов сигнала, первый 3 и второй 4 фазовые дискриминаторы 4, первый элемент И 5, первый 6 и второй 7 блоки добавления-вычитания импульсов, второй элемент И 8, генератор 9 импульсов эталонной частоты, первый триггер 10, первый элемент ИЛИ 11, второй триггер 12, первый делитель

13 частоты, второй элемент ИЛИ 14, первый счетчик 15, второй делитель

16 частоты, второй 17 и третий 18 счетчики, третий 19 и четвертый 20 триггеры, с третьего по шестой элементы И 21-24, пятый триггер 25, реверсивный счетчик 26, третий элемент

ИЛИ 27, седьмой элемент И 28, индикатор 29, шестой триггер 30, регистр

31 сдвига, четвертый элемент ИЛИ 32, первый 33 и второй 34 синхронные одновибраторы, седьмой триггер 35, ананизма (БИС) 31 и блок сканирования (БС) 38. Цель достигается введением мультиплексора 1, БИС 37, осуществляющего контроль точности синхронизации при измерениях н течение всего сеанса работы, и БС 38, выходной сигнал которого, соответствующий номеру сканируемого канала, управляет работой мультиплексора 1. Уст-во по пп.2 и 3 ф-лы отличается выполнением БС 38 и БИС 37, 2 з.п, ф-лы, 1 ил.

2 лизатор 36 тенденции скорости качающегося сдвига, блок 37 индикации синхронизма и блок 38 сканирования.

Блок 37 индикации синхронизма р65 разуют третий счетчик 39, первый 40 и второй 4 1 элементы ИЛИ, а также второй 42 и первый 43 счетчики, Блок 38 сканирования содержит второй триггер 44, второй элемент ИЛИ

45, первый элемент И 46, делитель 47 частоты, второй элемент И 48, второй счетчик 49, первый индикатор 50, первый переключатель 51, первый триггер

52, реверсивный счетчик 53, первый

15 счетчик 54, первый элемент ИЛИ 55, второй переключатель 56, регистр 57 и второй индикатор 58.

Устройство работает следующим образом.

Контролируемые цифровые сигналы, поступающие no N каналам на входы мультиплексора 1, сканируются íà его выход и поступают на вход выделителя

2, передние фронты сигнала дифферен25 цируются и квантуются импульсами генератора 9. Образующаяся таким образом импульсная последовательность иэ квантованных передних фронтов сигнала поступает параллельно для пропорциональной и знаковой дискретных автоподстроек фазы, Пропорциональная дискретная автоподстройка фазы выполняется блоком 6 добавления-вычитания импульсов, делителем 13 частоты имЗ5 пульсов, элементами И 8, ИЛИ 11, ИЛИ

14, триггером 10 и счетчиком 15. Элемент И 5 и триггер 12 пропускают для

1 1 18 1(!2 работы автоподстройки только о:!»)! фронт сигнала за один такт дел»тепя

13, что позволяет устранить воздействия дроблений сигнала, Клжд),)(! фронт

6 сигнала, проходящий через элемент

И 5, устанавливает триггер 1О в единичное положение, и через элемент

И 8 на вход счетчика 15 нлчинлют поступать импульсы от генератора 9. За- !Г) тем импульс с делителя 13 перебрлсывает триггер 10 в нулевое положен»е и элемент И 8 запирается, Емкость счетчика 15 равна половине коэффициента деления делителя 13. При правильном фазовом положении фронтов входного сигнала относительно тлктовых импульсов с делителя 13, осуществляющих при регенерации сигнлла стробирование, на каждый фронт вход- 7р ного сигнала, поступающего через элемент ИЛИ 11 на вход "-" блок 6 добавления-вычитания импульсов, приходится один импульс с вьгхода счетчика 15, поступающий на вход +" блокл 6 через 7!) элемент ИЛИ 14.

При увеличении временного интервала между фронтом сигнала с выхода выделителя 2 и тактом опорной члстоты с выхода делителя 13 больше поло- ЗГ! вины периода такта увеличивается среднее число импульсов, поступлющ»х на вход "+" блока 6, при уменьшен»и временного интервала между фронтом и тактовыми стробом увеличивается

3) число импульсов, поступающих нл вход "-" блока 6. Изменение количества импульсов, поступающих на делитель 13, приводит к сдвигу фазы тактовых стробов на выходе делителя 13 4р за счет постоянной величины его коэффициента деления. Описанная схема автоподстройки имеет полосу захвата 1 10 однако не подходит для слео жения за качающимися сдвигом с эквивалентным изменением частоты + 1 10

Для ускорения слежения введен анализатор 36 тенденции скорости качающегося сдвига, управляемый с выхода знакового релейного фазового дискри- rp минатора 3, на вход которого поступают фронты сигнала и тактовые импульсы делителя 13. При поступлении на входы "+" или "-" анализатора 36 импульсов с выходов + и — фазового 5r, дискриминатора 3 на выходах "+" или анализатора 36 появляется соответственное количество импульсов на частоте генератора 9, которые через пем(»т 11. 1И 1»п» .)",(".!()(т 11. 1И 1 )

II()(Гу!!лн)т !!л Вход! I :(О!(! 6 )» lìå!!яя ф;! Iy тлктовогп г!!гнлпл нл !«! .()ле n(—

JIIfò07ÿ 13, 1)1оме!!т и(р(и(III! )»лкл ))л (1)л-!с)вом дискрим!1!(лт01)е 3 с 0()т»с тст»ует моменту полного отслс ж»»лн»я T;1K— товогс сигнллл клчлющегс ся сл»игл фазы фронта контролируемого сигнллл.

Перемена знлкл в отслеж!!влнии тлктовым сигналом качающегося фронта отображается триггером 35. 11л с!!нхрон»ых одновибрлторлх 33 и 34 из перед»его и заднего фронтов образуются ит(пуссьсы в фазе тактового сигнала с делителя 13. Затем импульсы перемены знлкл отслеживания качающегося сдвига чере-! э.пемент ИЛИ 32 поступают нл регистр 31, где импульс задерживается нл тлкт частоты, и после »оздействия нл триггер 30 «л !)ь)ходе последнего об)рлзуется импульсная последовательность типа меандр с длительностью им»ульсл, равный тактовому интер»ллу, Им(!упьсы мелндрл поступают нл элемент

И 28, обеспс.чивля индиклцию величины клчлющегося сдвига в момент перемены ..lIfлка при ег(7 0тсле)f(If!)7II(IH тактовой ч(«тотс й, I1 ) мере lllf E. н (»f )Ill I II ) н л с(лн)!(!(Г оси (!1»)! л прО!! 3 !)()д! !т !! () т!!()Г l!ò » и »но тлк то»ого сиг!(л!!л с»ыходл дел»толя 16

Де!!»т(ль 16 yllf) 71)лягте я с»ыходл блокл 7 доблвпения-»мчит,)!и!я импульсов, л который импульсы с Флпо»ого дискрим»нлTopл 4 поступают )Iåðci» счетчики

1? и 18, имеющие б)ольшой коэффициент интегрирования, Ввиду этого полоса захвата дискретной лвтоподстройки

-5 фазы имеет величину порядка 1 1О и практически не отслеживает качающийся сдвиг. Триггеры 19 и 20 обеспечивают получение импульсов, равных длительности временного интервала между тактовым сигналом на выходе делителя

13, отслеживающим качающийся сдвиг, и тактовым сигналом на выходе делителя 16, не отслеживающим качающийся сдвиг. Элементы И 21 и 22 производят квантование этих временных интервалов, элементы И 23 и 24 — выбор знака измеряемой величины, Триггер 25 управляет элементами И 73 и 24, сигналы с выходов которых через элемент ИЛИ

2? в виде пачки импульсов поступают на вход элемента И 28 и далее на индикатор 29. Управление триггером 25 производится с выхо;;л рев(pelf»ffnr o счетчика 26.

5 1338102 6

Контроль точности синхронизации при измерениях в течение всего сеанса работы осуществляется блоком 37 индикации синхрониэма, Если нет синхронизации, то импульсы с выхода "+" или

"-" фяэового дискриминатора 4 через

,соответствующий вход блока 37 поступают на счетный вход одного из счетчиков 43 и 39 и на вход другого, емкость счетчиков 43 и 39, равная и определяет порог отсутствия синхро ниэма. Одновременно эти импульсы с выхода элемента ИЛИ 41 поступают на счетный вход счетчика 42.

Выходные импульсы счетчика 43 или

39 с выхода элемента ИЛИ 40 поступают через второй выход блока 37 на второй вход блока 38 синхронизации, блокируют его, останавливая измерения и одновременно сбрасывая счетчик 42.

Когда на выходах "+" и "-" фазового дискриминатора 4 появление импульсов чередуется (признак наличия синхронизма), счетчики 43 и 39 поочередно сбрасываются, а импульсы чередования с выхода элемента ИЛИ 41 подсчитываются счетчиком 42 (емкость счетчика 42 равна п и выбирается исходя из величины точности синхрониэма, причем п з > n ). Импульс переполнения счетчика 42 с первого выхода блока 37 поступает на вход установки триггера 44, запускается блок

38 сканирования, прямой выход триггера 44 отпирает элемент И 48, через который импульс от генератора 9 поступает на вход делителя 47, Коэффициент деления по второму выходу делителя 47 определяется длительностью измерения одного канала. Импульсы с второго выхода делителя 47 через элемент И 46 поступают на вход счетчика

49, который имеет цикл счета, равный числу входных контролируемых каналов.

Выходной код счетчика 49, соответствующий номеру сканируемого канала, поступает на первый индикатор 50 номера канала и на входы управления мультиплексором 1 °

Импульсы с выхода элемента И 46 одновременно через элемент ИЛИ 45 перебрасывают триггер 44, блокируется элемент И 48, приостанавливая процесс измерения, црка не появится импульс синхронизма очередного канала с первого выхода блока 37. В начале сеанса работы переключателем 51 производится сброс счетчика 49 и через лемент

ИЛШ 55 сброс счетчика 54, триггер 52 устанавливается н единичное состояние, так как переключатель действует на его входе установки, прп этом элемент И 46 разблокируется.

Одновременно и ренерсивный счетчик

53 с выхода регистра 57 записывается число и,, определяющее допустимое число преобладаний выше нормы в интервале одного измерения.

Импульсы, соответствующие величине преобладаний, с выхода элемента И 28 поступают на вход счетчика 54, цикл счетчика 54 равен норме преобладаний.

После измерения величины каждого преобладания происходит сброс счетчика

54 фронтом сигнала, поступающего с выхода выделителя 2 через элемент HJIH

55. С выхола счетчика 54 импульсы переполнения поступают на вычитающий вход реверсивного счетчика 53, сигнал обнуления на его выходе через

25 вход сброса триггера 52 переключает триггер 52, который запирает элеме,нт

И 46, приостанавливая измерение, Одновременно происходит индикация превышения преобладания индикатором 58. зо Число п, в регистре 57 устанавливается подачей импульсов с первого выхода делителя 47 нажатием переключателя 56, формул а изобретения

1. Устройство для измерения преобладаний двоичных сигналов по авт.св.

1246396, о т л и ч а ю щ е е с я тем, что, с целью повышения точности измерения преобладаний типа качающе4(j гося сдвига в парциальньгх каналах с трансформацией скорости, в него введены последовательно соединенные блок индикации синхронизма, блок сканирования и мультиплексор, включенный

45 между первым входом выделителя передних фронтов сигнала и входами устройства, при этом второй выход бпска индикации синхронизма подключен к второму входу блока сканирования, первый и второй входы блока индикации синхрокизма соединены соответственно с первым и вторым выходами второго фазового дискриминатора, третий вход блока сканирования соединен с выходом вьщелителя передних фронтов сигнала, четвертый вход соединен с выходом генератора импульсов эталонной частоты, а пятый вход соединен c nbrxoflnv седьмого элемента И.

1338102

Составитель А.Сеселкин

Техред И.Попович Корректор Л.Бескид

Редактор А.Огар

Заказ 4148/58 Тираж 638 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д, 4/5

Производственно-полиграфическое предприятие, г. Ужгррод, ул. Проектная, 4

2. Устройство по п.1, о т л и ч а ю щ е е с я тем, что блок сканирования содержит последовательно соединенные первый переключатель, первый .) элемент ИЛИ, первый счетчик, ренерсивный счетчик, первый триггер, первый элемент И, второй счетчик и первый индикатор, последовательно соединенные второй элемент ИЛИ, второй триггер, второй элемент И, делитель частоты, второй переключатель и регистр, выходы которого подключены к другим входам реверсивного счетчика, и второй индикатор, вход которого со- 15 единен с вьпсодом первого триггера, другой вход которого, дополнительный вход реверсивного счетчика, выход первого переключателя, вход которого соединен с корпусом, и первый нход 2р второго элемента ИЛИ соединены с другим выходом второго счетчика, при этом другой вьпсод делителя частоты подключен к второму входу первого элемента И, выход которого подключен 25 к второму входу первого элемента ИЛИ, первым, вторым, третьим, четвертым, пятым входами блока сканирования являются соответственно другой вход

L второго триггера, третий вход второго элемента ИЛИ, второй вход перного элс. мента ИЛИ, второй нход нторого элемента И и другой вход первого сче тчика, а выход второго счетчика янляется выходом блока сканирования.

3. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок индикации синхронизма содержит последовательно соединенные первый счетчик, первый элемент ИЛИ и второй счетчик, третий счетчик, включенный между первым входом первого счетчика и вторым входом первого элемента ИЛИ, и второй элемент ИЛИ, включенный между вторым входом третьего счетчика и нторым входом второго счетчика, выход которого является первым выходом блока индикации синхрониэма, вторым выходом которого являются выход первого элемента ИЛИ, причем первым входом блока индикации синхронизма является другой вход третьего счетчика, соединенный с нторым входом второго элемента ИЛИ, а вторым входом является другой вход первого счетчика, соединенный с первым входом второго элемента ИЛИ.