Коррелятор

 

Изобретение относится к цифровой электроизмерительной и вычислительной технике и предназначено для аппаратурного определения в масштабе реального времени корреляционной функции с симметричными разнополярными сдвигами случайных процессов. Цель изобретения - расширение частотного диапазона обрабатываемых входных сигналов . Введение в устройство дополнительных двух п-разрядных регистров, двух элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, двух блоков п-разрядных регистров, двух блоков комбинационных сумматоров , двух групп блоков элементов И позволило заменить операцию простой логической операцией ИСКЛЮЧАЮЩЕЕ ИЛИ с отрицанием знаковых битов многоразрядного двоичного кода и одно-.- разрядной дельта кодовой последовательности дельта-модуляторов, а традиционный умножитель многоразрядных отсчетов - элементом ИСКЛЮЧАЩЕЕ ИЛИ-НЕ. 4 ил. О) со со со ел 00 4

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУ БЛИН.SU»1 39584

А1 (50 4 G 06 F 15/336

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Ы:.. . : :

OllHCAHNE ИЗОБРЕТЕНИЯ

К A BTOPCHOMY СВИДЕТЕЛЬСТВУ (2.1 ) 4053704/24-24 (22) 20.02,86 (46) 23.09.87, Бюл. У 35 (Tl) Физико-механический институт им, Г.В.Карпенко и Специальное конструкторско-технологическое бюро Физико-механического института им. им. Г.В.Карпенко (72) В, А. Погрибной, О. P. Пристайко, Ю, С. Кальмук и И. В, Рожанковский (53) 681. 32 (088, 8) (56) Погрибной В. А. Линейная дельтамодуляция в системах обработки сигналов с импульсно-кодовой модуляцией,—

Радиотехника, 1984, У 9, с, 56-58 °

Авторское свидетельство СССР

lit 1262522, кл. G 06 F 15/336, 1985. (54) КОРРЕЛЯТОР (57) Изобретение относится к цифровой электроизмерительной и вычислительной технике и предназначено для аппаратурного определения в масштабе реального времени корреляционной функции с симметричными разнополярными сдвигами случайных процессов, Цель изобретения — расширение частотного диапазона обрабатываемых входных сигналов, Введение в устройство дополнительных двух и-разрядных регистров, двух элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ, двух блоков п-разрядных регистров, двух блоков комбинационных сумматоров, двух групп блоков элементов И позволило заменить операцию простой логической операцией ИСКЛЮЧАЮЩЕЕ

ИЛИ с отрицанием знаковых битов многоразрядного двоичного кода и одно-: разрядной дельта кодовой последовательности дельта-модуляторов, а традиционный умножитель многоразрядных отсчетов — элементом ИСКЛЮЧАЮЩЕЕ

ИЛИ-НЕ. 4 ил.

Изобретение относится к цифровой злектроизмерительной технике и предназначено для аппаратурного определения н масштабе реального времени кор5 реляционной функции с симметричными раэнополярными сдвигами случайных процессов, Цель изобретения — расширение частотного диапазона обрабатываемых сиг- !О налов.

Сущность изобретения заключается н том, что входные величины, подаваемые на цифровую часть коррелятора, представлены в виде m-разрядного дно- 15 ичного кода и одноразрядной дельтакодовой последовательности с частотами дискретизации, равными частоте дискретизации при импульсно †кодов модуляции и частоте дискретизации при 20 дельта-модуляции соотнетстненно.

При этом операция умножения заменяется .простой логической операцией

"Исключающее ИЛИ" с отрицанием знако- 25 вых битов (старших разрядов) многоразрядного двоичного кода и одноразрядной дельта-кодовой последовательности, а традиционный умножитель мно— горазрядных отсчетов †схемой ИСКЛЮ- 30

ЧА10ЩЕЕ ИЛИ-НЕ. Это существенно повышает быстродействие схемы коррелятора н целом, На фиг. 1 и 2 изображена. структурная схема коррелятора; на фиг. 3— схема блока синхронизации; на фиг. 4 диаграмма работы блока синхронизации.

Коррелятор содержит первый 1 и второй 2 информационные входы, пер- 40 вый 3 и второй 4 дельта-модуляторы, первый 5 и второй 6 регистры сдвига, первый 7 и второй 8 коммутаторы, первый 9 и второй 10 элементы ИСКЛЮЧА!ОЩЕЕ ИЛИ-НЕ, первый 11 и второй 12 45 распределители импульсов, первый 13 и второй 14 блоки накопителей, блок

15 синхронизации, первый 16 и второй

17 m-разрядные регистры, первый 18 и второй 19 блоки и-разрядных регист- 50 рон в виде регистров 20, первый 21 и второй 22 блоки комбинационных сумматоров в виде комбинационных сумматоров 23, первую 24 и вторую 25 группы олокон элементов И в ниде блоков элементов И 26, первую 27 и вторую 28 группу выходов коррелятора.

Блок синхронизации (фиг. 3) содер— жит генератор 29 тактовых импульсов, 84

2 первый счетчик 30, второй счетчик 31, третий счетчик 32, однонибратор 33, счетчик 34 адресов, четвертый счетчик-распределитель 35.

Коррелятор работает следующим образом, Входные сигналы x(t) и y(t) подаются на входы 1 и 2 коррелятора, которые являются нходами дельта-модуляторов 3 и 4, Дельта-кодоные последовательности с выходов дельта-модуляторов 3 ..и 4 поступают на входы одноразрядных регистров 5 и 6 сдвига, Под действием переднего фронта каждого импульса, поступающего с первого выхода блока 15, н регистрах 5 и 6 сдвига происходит сдвиг дельта-кодовой двоичной последовательности, Число выходов блоков 5 и 6 равно числу сдвигов корреляционной функции одной полярности Р, Длина регистров

5 и 6 ранна Р, где » =Т /Т ; Т„ и Т" — соответственно частоты дискре— тизации при дельта-модуляции и импульсно-кодовой модуляции, Отсчеты входных сигналон x(t) и у() с выходов дельта-модуляторов 3 и 4 в виде m-разрядных двоичных кодов, представленных модуляторами Jх и у"„и битами знаков Ь " L, no(v ступают на входы m-разрядных регистров 16 и 17 памяти, Блоки 16 и 17 обеспечивают прореживание и запоминание на время Т, равное периоду дискретизации при импульсно-кодовой модуляции, указанных оцифрованных отсчетов, под воздействием переднего фронта импульсов, поступающих с третьего выхода блока 15 синхронизации.

С ныходон m-разрядных регистров 16 и

17 памяти бити знаков (старшие разряды) Ь 1, и L, отсчетов входных x1 (YJ сигналов x(t) и y(t) поступают на вторые входы элементов ИСКЛ10ЧАКЩЕЕ

ИЛИ-НЕ 10 и 9 соответственно, на первые входы которых через коммутаторы

8 и 7 на протяжении времени Т (Р+1) поступают дельта-кодовые последовательности с выходов регистров 6 и

5 сдвигов„ Таким образом, умножение реализовано как суммирование по модулю два с отрицанием на элементах

ИСКЛ10ЧАЮЩЕЕ ИЛИ-НЕ 9 и 10 знаковых битов (старших разрядов) m ðàçðÿäíûõ двоичных кодов и одноразрядных линейных дельта-кодовых последоватепьностей

L О L -1 L О Т -Т ki 1 %; hi Э

3 133 а модули !х„) и у f отсчетов сигналов x(t) и y(t) остаются без изменений на протяжении времени Т. Результаты операции суммирования по модулю два с отрицанием L! и L (я (у У) с выходов элементов ИСКЛЮЧАЮЩЕЕ ИЛИНЕ 9 и 10 через распределители 11 и

12 импульсов на протяжении времени

Т (Р+1) подаются на соответствующие входы знаковых разрядов блоков 13 и 14 накопителей, на входы разрядов модулей которых подаются модули )у„ и !х „1 отсчетов входных сигналов x(t) и y(t) с выходов регистров 17 и 16.

Работающие синхронно блоки 7,8,11 и

12 производят накопление входных данных по действию переднего фронта импульсов, поступающих с группы выходов блока 15 синхронизации, В конце интервала реализации 6 по переднему фронту сигнала, поступающего с второго выхода блока 15 синхронизации, происходит запись данных с выходов блоков 13 и 14 в первый и второй блоки 18 и 19 n — разрядных регистров памяти, состоящих соответственно иэ .

Р+1 и P регистров 20 памяти, необходимых для оперативного хранения обработанной информации, С выходов блоков

18 и 19 данные поступают на соответствующие входы блоков 21 и 22 комбинационных сумматоров, состоящих из

P комбинационных сумматоров 23, каждый иэ которых выполняет функцию

D=A-В, Выход каждого комбинационного сумматора 23 блоков 21 и 22 соединен с первым входом следующего и является соответствующим выходом блоков 21 и 22 комбинационных сумматоров. В конце интервала реализации 8 с выхода первого регистра 20 первого блока регистров 18 под действием переднего фронта импульсов, поступающих с вы.хода блока 15 синхронизации, значение корреляционной функцией на нулевом сдвиге (взаимная дисперсия при нулевых средних) л л

К „„(0)=К „(0)=х„у +х у +......+х„у„+...+х„у,, М где Й„у =у„ 1„,; у„=вдп у„/у„l

=L Iy» I ю

9584

4 входы первых комбинационных сумматоров 21 и 22. На вторые входы первых комбинационных сумматоров 23 поступа5 ют значения с вторых и третьих регистров 20 первого и второго блоков

18 и !9 регистров, Первые комбинационные сумматоры 22 первого и второго блоков комбинационных сумматоров !

О реализуют функцию D=A-В, причем значение А присутствует на первом входе, а В на втором входе комбинационных сумматоров, Аналогично работают все остальные комбинационные сумматоры

23 блоков комбинационных сумматоров

2! и 22. С выходов блоков 2! и 22 значение симметричной корреляционной функции через блоки элементов И 26 групп блоков элементов И 24 и 25 по2р ступает на первую 27 и вторую 28 группу выходов коррелятора, Блоки элементов И 24 и 25 пропускают сигналы с входа на выход при наличии уровня логической единицы на четвер25 том выходе блока 15 синхронизации.

Блок синхронизации 15 работает следующим образом„

Тактовый генератор 29 формирует прямоугольные импульсы с периодом

3р повторения Т /(P+1). Счетчик 30, обеспечивающий деление частоты, формирует импульсы прямоугольной формы с периодом повторения, по передним фронтам которых обеспечивается сдвиг

35 одноразрядной дельта-кодовой последовательности в регистрах сдвига 5 и 6 и преобразование входных сигналов в m-разрядный и одноразрядный двоичные коды в дельта-модуляторах 3 и 4-.

4р Счетчик 31, обеспечивающий деление частоты, формирует на выходе импульсы прямоугольной формы с частотой повторения Т, по переднему фронту которых происходит прореживание с

45 запоминанием m-разрядных двоичных кодов в m-разрядных регистрах 16 и 17 памяти. Счетчик 34 адресов формирует адреса для управления работой коммутаторов 7 и 8 и распределителей

5р 11 и 12, Счетчик-распределитель 35 формирует импульсы, синхронные с импульсами счетчика адресов, длительностью Тд(Р+1) и частотой повторения

Т„1, под действием которых формиру55 перезаписанное из первого накопителя первого блока 13 накопителей, поступает на выход коррелятора через первый блок элементов И 25 группы блоков элементов И 24 и на первые ется накопление в блоках 13 и 14 накопителей, Счетчик 32 обеспечивает деление частоты и формирует на выходе импульсы прямоугольной формы с частотой повторения, равной интерваm 20 =1 для сдвигов ш„в (a/a = О,P I, а правая часть — функцию корреляции

К (m )= К,(m )= К (0)- „ » Е, Х

ХУ n) yy, «х ХУ XM(N-(i<) М(Н- ) для сдви гов

m,е) Ь/b =" — P,-1, м м(й- б))

Е(Х), (х) + g (х) 30 где м («)- i+ õ) л м, V м(М- )) м(й-i ) 40 л Mt

Хм««

Фор мул аизобрeTeни

Коррелятор, содержащий два дельтамодулятора, два регистра сдвига, два коммутатора, два распределителя импульсов, два накопителя и блок синхронизации, информационные входы дельта-модуляторов являются соответствующими информационными входами коррелятора, выходы линейной дельтакодовой последовательности первого и второго дельта-модуляторов соединены с информационными входами одноименных регистров сдвига соответственно, тактовые входы которых соединены с тактовыми входами обоих дельта-модуляторов и подключены к первому выходу блока синхронизации, кодовый выход

50

1339 лу реализации В, по переднему фронту которого происходит перезапись данных с блоков 13 и 14 накопителей в блоки 18 и 19 и †разрядн регистров памяти, Оцновибратор 33, запуск кото5 рого происходит по переднему фронту импульса с выхода счетчика 32, формирует прямоугольный импульс. длительностью, равной времени задержки .выполнения операций комбинационными сумматорами 23, разрешающий считывание корреляционной функции лишь после ее полного вычисления с выходов блоков комбинационных сумматоров через группы блоков элементов И 25 и 26, Таким образом, левая часть предлагаемого устройства реализует функцию корреляции

584 котораг0 подключен к тактовым входам обоих распределителей им««ульсотх и кодовым входам обоих коммутаторов, выходы первого и второго распределителей импульсов подключены к cooTRpтствующим информационным входам старших разрядов первого и второго блоков накопителей соответственно, группа тактовых входов которых соединена с группой выходов блока синхронизации, отличающийся тем, что, с целью расширения частотного диапазона обрабатываемых сигналов, в него введены два m-разрядных регистра, два элемента ИСК«ПОЧАЮЩЕЕ ИЛИ-НЕ, два блока п-разрядных регистров, два блока комбинационных сумматоров, каждый из которых содержит (n-1) ком— бинационных сумматоров, выход каждого предыдущего комбинационного сумматора соединен с первым входом последующего и является соответствующим выходом блока комбинационных сумматоров, две группы блоков элементов

И, информационный вход и выходы первого регистра сдвига соединены с соответствующими информационными входами первого коммутатора, выход которого подключен к первому входу первого элемента ИСКЛЮЧАКЩЕЕ ИЛИ-НЕ, вто«уой вход которого подключен к выходу знакового ра.зряда первого

m-разрядного регистра, выход модуля

m-разрядного кода которого соединен с соответствующими информационными входами младших разрядов первого блока накопителей, выходы которого соединены с соответствующими входами первого блока п-разрядных регистров, тактовый вход которого соединен с одноименным входом второго блока tl-pB3 рядных регистров и подключен к второму выходу блока синхронизации, третий выход которого соединен с тактовыми выходами обоих m-разрядных регистров, выходы m ðàçðÿäíîãî кода первого и второго дельта-модуляторов подключены к одноименным входам соответственно первого и второго m-разрядных регистров, выходы второго регистра сдвига соединены с соответствующими информационными входами второго коммутатора, выход которого подключен к первому входу второго элемента ИСКЛЮЧАК3ЦЕЕ

ИЛИ-НЕ, второй вход которого подключен к выходу знакового разряда второго m-разрядного регистра, выход модуля m — разрядного кода которого сое1339584

15

Фиг.1 динен с соответствующими информационными входами младших разрядов второго блока накопителей, выходы которого соединены с соответствующими входами второго блока и-разрядных регистров, выходы первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ соединены с входами одноименных распределителей импульсов соответственно, первые входы первого и второго блоков комбинационных сумматоров соединены и подключены к первому выходу первого блока и-разрядных регистров и первому входу первой группы блоков элементов И, выходы которых являются первой группой выходов коррелятора, выходы первого и второго блока комбинационных сумматоров подключены к соответствующим вторым входам первой и второй групп блоков элементов И соответственно, третьи входы которых соединены с четвертым выходом блока синхронизации, выходы второй группы блоков элементов И являются второй группой выходов коррелятора, остальные входы первого и второго блоков комбинационных сумматоров соединены с соответствующими одноименными выходами первого и второго блоков и-разрядных регистров соответственно.

1339584

Фиг.З

1339584

И i)

Составитель Е. Ефимова

Редактор А, Ворович Техред М Лидык . Корректор С, Черни

Заказ 4224/40 Тираж 670 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4